Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)
Autor(a) principal: | |
---|---|
Data de Publicação: | 2003 |
Tipo de documento: | Dissertação |
Título da fonte: | Portal de Dados Abertos da CAPES |
id |
BRCRIS_cc714cdabe9477959a9ebd70740ecff3 |
---|---|
network_acronym_str |
CAPES |
network_name_str |
Portal de Dados Abertos da CAPES |
dc.title.pt-BR.fl_str_mv |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
title |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
spellingShingle |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) LUIS GUSTAVO CASTANHEIRA |
title_short |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
title_full |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
title_fullStr |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
title_full_unstemmed |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
title_sort |
Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT) |
publishDate |
2003 |
format |
masterThesis |
author_role |
author |
author |
LUIS GUSTAVO CASTANHEIRA |
author_facet |
LUIS GUSTAVO CASTANHEIRA |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/4686594689718308 |
dc.contributor.advisor1.fl_str_mv |
José Hiroki Saito |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/7065615446493390 |
dc.publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SÃO CARLOS |
publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SÃO CARLOS |
instname_str |
UNIVERSIDADE FEDERAL DE SÃO CARLOS |
reponame_str |
Portal de Dados Abertos da CAPES |
collection |
Portal de Dados Abertos da CAPES |
spelling |
CAPESPortal de Dados Abertos da CAPESDesenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT)2003masterThesisauthorLUIS GUSTAVO CASTANHEIRAhttp://lattes.cnpq.br/4686594689718308José Hiroki Saitohttp://lattes.cnpq.br/7065615446493390UNIVERSIDADE FEDERAL DE SÃO CARLOSUNIVERSIDADE FEDERAL DE SÃO CARLOSUNIVERSIDADE FEDERAL DE SÃO CARLOSPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
identifier_str_mv |
CASTANHEIRA, LUIS GUSTAVO. Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT). 2003. Tese. |
dc.identifier.citation.fl_str_mv |
CASTANHEIRA, LUIS GUSTAVO. Desenvolvimento de um Simulador de um Processador Digital de Sinais (DSP) Utilizando a Arquitetura Multithread Simultânea (SMT). 2003. Tese. |
_version_ |
1741888938306437120 |