Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação
Autor(a) principal: | |
---|---|
Data de Publicação: | 2023 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações do UCpel |
Texto Completo: | http://tede.ucpel.edu.br:8080/jspui/handle/jspui/995 |
Resumo: | A atenuação da variabilidade de processo, tensão e temperatura (PVT) é um dos requisitos de confiabilidade mais relevantes da indústria de semicondutores à medida que a fabricação de circuitos integrados avança no regime nanométrico. A variabilidade está relacionada a um desvio aleatório, que causa aumento ou diminuição das especificações típicas de projeto, podendo as variações ocorrerem durante o processo de fabricação ou de vida útil do circuito. O principal problema é a incerteza sobre a correta operação do circuito, porque não há garantia de que um circuito se comportará conforme o esperado. Devido à variabilidade, cada circuito pode apresentar um comportamento elétrico diferente, como consumo anormal de energia e desvio de desempenho. Do ponto de vista de projeto, esforços devem ser feitos para entender e reduzir os impactos introduzidos pelos desafios da confiabilidade. Dado esse contexto, este trabalho tem dois principais objetivos: (I) avaliar o impacto da variabilidade PVT (Process, Voltage, Temperature) em quatro diferentes topologias de somadores completos projetados na tecnologia FinFET e; (II) substituir os inversores tradicionais por inversores robustos, a fim de analisar a capacidade de mitigação dos efeitos da variabilidade de processo. Os experimentos foram realizados através de simulações SPICE, onde as métricas avaliadas sob os efeitos da variabilidade PVT são: atraso, consumo e PDP (Power-Delay-Product). Dentre as três variabilidades avaliadas, a variabilidade de processo é a que mais impactou o comportamento dos circuitos somadores e inversores. O somador TFA e o inversor SI foram os menos impactados pelas variações. Quando a técnica de mitigação foi adicionada ao projeto, podemos observar que não houve uma diminuição significativa na sensibilidade dos circuitos à variabilidade de processo nas métricas de atraso e consumo. Portanto, ao avaliar o PDP constatamos um aumento de robustez de até 46,13% na saída Cout e de 57,62% na saída Sum. Os melhores resultados ficaram com o somador TFA projetado com o inversor STI. Cabe salientar que penalidades em termos de área, consumo e atrasos foram introduzidas com a aplicação da técnica de atenuação. |
id |
UCPe_728325d139e9c8fb35e05844f2b2c88c |
---|---|
oai_identifier_str |
oai:tede.ucpel.edu.br:jspui/995 |
network_acronym_str |
UCPe |
network_name_str |
Biblioteca Digital de Teses e Dissertações do UCpel |
repository_id_str |
|
spelling |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigaçãoFinFET; confiabilidade; variabilidade PVT; somador completo; técnica de mitigaçãoFinFET; reliability; PVT variability; full adder; mitigation techniqueENGENHARIASA atenuação da variabilidade de processo, tensão e temperatura (PVT) é um dos requisitos de confiabilidade mais relevantes da indústria de semicondutores à medida que a fabricação de circuitos integrados avança no regime nanométrico. A variabilidade está relacionada a um desvio aleatório, que causa aumento ou diminuição das especificações típicas de projeto, podendo as variações ocorrerem durante o processo de fabricação ou de vida útil do circuito. O principal problema é a incerteza sobre a correta operação do circuito, porque não há garantia de que um circuito se comportará conforme o esperado. Devido à variabilidade, cada circuito pode apresentar um comportamento elétrico diferente, como consumo anormal de energia e desvio de desempenho. Do ponto de vista de projeto, esforços devem ser feitos para entender e reduzir os impactos introduzidos pelos desafios da confiabilidade. Dado esse contexto, este trabalho tem dois principais objetivos: (I) avaliar o impacto da variabilidade PVT (Process, Voltage, Temperature) em quatro diferentes topologias de somadores completos projetados na tecnologia FinFET e; (II) substituir os inversores tradicionais por inversores robustos, a fim de analisar a capacidade de mitigação dos efeitos da variabilidade de processo. Os experimentos foram realizados através de simulações SPICE, onde as métricas avaliadas sob os efeitos da variabilidade PVT são: atraso, consumo e PDP (Power-Delay-Product). Dentre as três variabilidades avaliadas, a variabilidade de processo é a que mais impactou o comportamento dos circuitos somadores e inversores. O somador TFA e o inversor SI foram os menos impactados pelas variações. Quando a técnica de mitigação foi adicionada ao projeto, podemos observar que não houve uma diminuição significativa na sensibilidade dos circuitos à variabilidade de processo nas métricas de atraso e consumo. Portanto, ao avaliar o PDP constatamos um aumento de robustez de até 46,13% na saída Cout e de 57,62% na saída Sum. Os melhores resultados ficaram com o somador TFA projetado com o inversor STI. Cabe salientar que penalidades em termos de área, consumo e atrasos foram introduzidas com a aplicação da técnica de atenuação.Process, voltage, and temperature (PVT) variability mitigation is one of the semiconductor industry’s most relevant reliability requirements as integrated circuit fabrication advances in the nanometer regime. The variability is related to a random deviation, which causes an increase or decrease in the typical design specifications, and variations may occur during the manufacturing process or the useful life of the circuit. The main problem is the uncertainty about the correct operation of the circuit because there is no guarantee that a circuit will behave as expected. Due to variability, each circuit may exhibit different electrical behavior, such as abnormal power consumption and performance deviation. From a design standpoint, efforts must be made to understand and reduce the impacts introduced by reliability challenges. Given this context, this work has two main objectives: (I) to evaluate the impact of PVT variability in four different topologies of full adders designed in FinFET technology and; (II) to replace traditional inverters with robust inverters to analyze the ability to mitigate the effects of process variability. The experiments were carried out through SPICE simulations, where the metrics evaluated under the effects of PVT variability are: delay, power, and PDP (Power-Delay-Product). Among the three variations evaluated, the process variability was the one that most impacted the behavior of the full-adder and inverter circuits. The variations impacted the TFA adder and the SI inverter the least. When the mitigation technique was added to the design, we noted that there was no significant decrease in the sensitivity of the circuits to process variability, considering the delay and power metrics. Therefore, when evaluating the PDP, we can observe a robustness increase of up to 46.13% in the Cout output and 57.62% in the Sum output. The best results were obtained with the TFA adder designed with the STI inverter. It should be noted that the mitigation technique application introduced penalties in terms of area, power, and delay propagation.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESUniversidade Catolica de PelotasCentro de Ciencias Sociais e TecnologicasBrasilUCPelMestrado em Engenharia Eletronica e ComputacaoZimpeck, Alexandra LackmannYamin, Adenauer CorrêaSoares, Rafael LankowskiFigueiredo, Guilherme Dalla Rosa2023-06-21T16:01:25Z2023-04-03info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfFigueiredo, Guilherme Dalla Rosa. Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação. 2023. 73 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas.http://tede.ucpel.edu.br:8080/jspui/handle/jspui/995porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações do UCpelinstname:Universidade Católica de Pelotas (UCPEL)instacron:UCPEL2023-06-22T04:10:07Zoai:tede.ucpel.edu.br:jspui/995Biblioteca Digital de Teses e Dissertaçõeshttp://www2.ufpel.edu.br/tede/http://tede.ucpel.edu.br:8080/oai/requestbiblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.bropendoar:2023-06-22T04:10:07Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL)false |
dc.title.none.fl_str_mv |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
title |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
spellingShingle |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação Figueiredo, Guilherme Dalla Rosa FinFET; confiabilidade; variabilidade PVT; somador completo; técnica de mitigação FinFET; reliability; PVT variability; full adder; mitigation technique ENGENHARIAS |
title_short |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
title_full |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
title_fullStr |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
title_full_unstemmed |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
title_sort |
Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação |
author |
Figueiredo, Guilherme Dalla Rosa |
author_facet |
Figueiredo, Guilherme Dalla Rosa |
author_role |
author |
dc.contributor.none.fl_str_mv |
Zimpeck, Alexandra Lackmann Yamin, Adenauer Corrêa Soares, Rafael Lankowski |
dc.contributor.author.fl_str_mv |
Figueiredo, Guilherme Dalla Rosa |
dc.subject.por.fl_str_mv |
FinFET; confiabilidade; variabilidade PVT; somador completo; técnica de mitigação FinFET; reliability; PVT variability; full adder; mitigation technique ENGENHARIAS |
topic |
FinFET; confiabilidade; variabilidade PVT; somador completo; técnica de mitigação FinFET; reliability; PVT variability; full adder; mitigation technique ENGENHARIAS |
description |
A atenuação da variabilidade de processo, tensão e temperatura (PVT) é um dos requisitos de confiabilidade mais relevantes da indústria de semicondutores à medida que a fabricação de circuitos integrados avança no regime nanométrico. A variabilidade está relacionada a um desvio aleatório, que causa aumento ou diminuição das especificações típicas de projeto, podendo as variações ocorrerem durante o processo de fabricação ou de vida útil do circuito. O principal problema é a incerteza sobre a correta operação do circuito, porque não há garantia de que um circuito se comportará conforme o esperado. Devido à variabilidade, cada circuito pode apresentar um comportamento elétrico diferente, como consumo anormal de energia e desvio de desempenho. Do ponto de vista de projeto, esforços devem ser feitos para entender e reduzir os impactos introduzidos pelos desafios da confiabilidade. Dado esse contexto, este trabalho tem dois principais objetivos: (I) avaliar o impacto da variabilidade PVT (Process, Voltage, Temperature) em quatro diferentes topologias de somadores completos projetados na tecnologia FinFET e; (II) substituir os inversores tradicionais por inversores robustos, a fim de analisar a capacidade de mitigação dos efeitos da variabilidade de processo. Os experimentos foram realizados através de simulações SPICE, onde as métricas avaliadas sob os efeitos da variabilidade PVT são: atraso, consumo e PDP (Power-Delay-Product). Dentre as três variabilidades avaliadas, a variabilidade de processo é a que mais impactou o comportamento dos circuitos somadores e inversores. O somador TFA e o inversor SI foram os menos impactados pelas variações. Quando a técnica de mitigação foi adicionada ao projeto, podemos observar que não houve uma diminuição significativa na sensibilidade dos circuitos à variabilidade de processo nas métricas de atraso e consumo. Portanto, ao avaliar o PDP constatamos um aumento de robustez de até 46,13% na saída Cout e de 57,62% na saída Sum. Os melhores resultados ficaram com o somador TFA projetado com o inversor STI. Cabe salientar que penalidades em termos de área, consumo e atrasos foram introduzidas com a aplicação da técnica de atenuação. |
publishDate |
2023 |
dc.date.none.fl_str_mv |
2023-06-21T16:01:25Z 2023-04-03 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
Figueiredo, Guilherme Dalla Rosa. Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação. 2023. 73 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas. http://tede.ucpel.edu.br:8080/jspui/handle/jspui/995 |
identifier_str_mv |
Figueiredo, Guilherme Dalla Rosa. Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação. 2023. 73 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas. |
url |
http://tede.ucpel.edu.br:8080/jspui/handle/jspui/995 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Catolica de Pelotas Centro de Ciencias Sociais e Tecnologicas Brasil UCPel Mestrado em Engenharia Eletronica e Computacao |
publisher.none.fl_str_mv |
Universidade Catolica de Pelotas Centro de Ciencias Sociais e Tecnologicas Brasil UCPel Mestrado em Engenharia Eletronica e Computacao |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do UCpel instname:Universidade Católica de Pelotas (UCPEL) instacron:UCPEL |
instname_str |
Universidade Católica de Pelotas (UCPEL) |
instacron_str |
UCPEL |
institution |
UCPEL |
reponame_str |
Biblioteca Digital de Teses e Dissertações do UCpel |
collection |
Biblioteca Digital de Teses e Dissertações do UCpel |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL) |
repository.mail.fl_str_mv |
biblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.br |
_version_ |
1809095183463088128 |