Avaliação do impacto da variabilidade em circuitos FinFET e an·lise de técnica de mitigação

• Autor(a) principal: Figueiredo, Guilherme Dalla Rosa
• Data de Publicação: 2023
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações do UCpel
• Texto Completo: http://tede.ucpel.edu.br:8080/jspui/handle/jspui/995
• topic: FinFET; confiabilidade; variabilidade PVT; somador completo; técnica de mitigação; FinFET; reliability; PVT variability; full adder; mitigation technique; ENGENHARIAS

A atenuação da variabilidade de processo, tensão e temperatura (PVT) é um dos requisitos de confiabilidade mais relevantes da indústria de semicondutores à medida que a fabricação de circuitos integrados avança no regime nanométrico. A variabilidade está relacionada a um desvio aleatório, que causa aumento ou diminuição das especificações típicas de projeto, podendo as variações ocorrerem durante o processo de fabricação ou de vida útil do circuito. O principal problema é a incerteza sobre a correta operação do circuito, porque não há garantia de que um circuito se comportará conforme o esperado. Devido à variabilidade, cada circuito pode apresentar um comportamento elétrico diferente, como consumo anormal de energia e desvio de desempenho. Do ponto de vista de projeto, esforços devem ser feitos para entender e reduzir os impactos introduzidos pelos desafios da confiabilidade. Dado esse contexto, este trabalho tem dois principais objetivos: (I) avaliar o impacto da variabilidade PVT (Process, Voltage, Temperature) em quatro diferentes topologias de somadores completos projetados na tecnologia FinFET e; (II) substituir os inversores tradicionais por inversores robustos, a fim de analisar a capacidade de mitigação dos efeitos da variabilidade de processo. Os experimentos foram realizados através de simulações SPICE, onde as métricas avaliadas sob os efeitos da variabilidade PVT são: atraso, consumo e PDP (Power-Delay-Product). Dentre as três variabilidades avaliadas, a variabilidade de processo é a que mais impactou o comportamento dos circuitos somadores e inversores. O somador TFA e o inversor SI foram os menos impactados pelas variações. Quando a técnica de mitigação foi adicionada ao projeto, podemos observar que não houve uma diminuição significativa na sensibilidade dos circuitos à variabilidade de processo nas métricas de atraso e consumo. Portanto, ao avaliar o PDP constatamos um aumento de robustez de até 46,13% na saída Cout e de 57,62% na saída Sum. Os melhores resultados ficaram com o somador TFA projetado com o inversor STI. Cabe salientar que penalidades em termos de área, consumo e atrasos foram introduzidas com a aplicação da técnica de atenuação.