Investigação de soluções em hardware para os filtros de laço do decodificador AV1

• Autor(a) principal: Palau, Roberta de Carvalho Nobre
• Data de Publicação: 2022
• Tipo de documento: Tese
• Idioma: por
• Título da fonte: Repositório Institucional da UFPel - Guaiaca
• Texto Completo: http://guaiaca.ufpel.edu.br/handle/prefix/8445
• topic: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO; Computação; Codificação de vídeo; AV1; Filtros de laço; Hardware dedicado; Video coding; In-loop filter; Dedicated hardware

Este trabalho apresenta um conjunto de soluções em hardware dedicado para área de codificação de vídeos Ultra-High Definition (UHD) em tempo real para o formato de vídeo AOMedia Video 1 (AV1), lançado em 2018. Foram desenvolvidas arquiteturas para os três filtros de laço do decodificador do AV1. Os filtros foco desta tese são: (i) o filtro de deblocagem (DBF), (ii) o filtro de aprimoramento direcional restrito (CDEF), (iii) o filtro de restauração de laço comutável (SLRF). Os filtros de laço fazem parte de uma das etapas do processo de codificação e decodificação do AV1 e de outros codificadores. Estão situados no laço de reconstrução e têm como objetivo principal reduzir/eliminar artefatos que degradam a qualidade do vídeo devido a etapas anteriores do processo, tais como a quantização e predição. Estes artefatos afetam a qualidade visual dos quadros reconstruídos e também afetam a eficiência de codificação porque cada quadro reconstruído serve como referência para os quadros subsequentes. Portanto, a redução desses artefatos contribui com a melhoria da qualidade subjetiva da imagem e com a eficiência de codificação. Investigar o desenvolvimento de soluções em hardware para esta etapa, além de trazer contribuições inéditas para avançar o estado-da-arte da área, também contribui com a popularização desse novo formato de vídeo. As arquiteturas apresentadas neste trabalho foram desenvolvidas para processar vídeos UHD de 3840x2160 pixels (4K) a 60 quadros por segundo em tempo real. Todas as arquiteturas foram sintetizadas para ASIC usando a biblioteca TSMC de 40 nm. O DBF apresenta uma arquitetura que ocupa uma área de 39,35 Kgates e dissipa 13,77 mW de potência, atuando a partir de uma frequência de 93,31 MHz. O CDEF ocupa uma área de 185,36 kgates e dissipa uma potência de 43 mW operando a uma frequência de 93,38 MHz. Para o SLRF foram desenvolvidos os dois filtros que o compõem, a partir de duas implementações independentes, uma para o Filtro de Wiener Simétrico Separável (SSNWF) e outra para o Filtro Duplo Autoguiado (DSGF). O SSNWF ocupa uma área de 37,78 kgates e dissipa uma potência de 26,36 mW quando operando a uma frequência de 207,03 MHz. O DSGF ocupa uma área de 177,58 kgates e dissipa uma potência de 120,21 mW, quando operando a uma frequência 212,86 MHz. Até o presente momento, estas são as primeiras soluções em hardware dedicado encontradas na literatura para os filtros de laço do decodificador do AV1.