Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC

Detalhes bibliográficos
Autor(a) principal: Nagai, Bruna Suemi
Data de Publicação: 2023
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/handle/123456789/246905
Resumo: TCC (graduação) - Universidade Federal de Santa Catarina, Centro Tecnológico, Engenharia Eletrônica.
id UFSC_2cea110c1a9cd882cda43ca69d4b15f9
oai_identifier_str oai:repositorio.ufsc.br:123456789/246905
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVCCodificação de vídeoTransformação afimVVCCircuito digitalTCC (graduação) - Universidade Federal de Santa Catarina, Centro Tecnológico, Engenharia Eletrônica.A codificação de vídeo desempenha um papel fundamental em nossas vidas, permitindo a transmissão e reprodução de conteúdo visual de alta qualidade em uma variedade de dispositivos e plataformas. Neste trabalho de conclusão de curso, foi realizado o projeto de uma arquitetura de hardware dedicada que realiza a compensação de movimento affine do padrão de codificação de vídeo Versatile Video Coding (VVC). Tal arquitetura foi descrita em linguagem Verilog, verificada por meio de simulações com a ferramenta Siemens ModelSim e sintetizada com a ferramenta Synopsys Design Compiler para uma biblioteca standard cell comercial de 45 nm. Pela análise dos resultados da síntese, constatou-se que a arquitetura é capaz de processar vídeos em Full HD a 60 quadros por segundo ou em 4K UHD, a 24 quadros por segundo. Desta forma, este trabalho contribui para a pesquisa e o desenvolvimento de técnicas que podem ser usadas para acelerar a codificação de vídeo e reduzir a carga computacional dos sistemas de codificação.Florianópolis, SC.Guntzel, José Luís AlmadaSilva, Mateus Grellert daUniversidade Federal de Santa Catarina.Nagai, Bruna Suemi2023-06-07T13:45:04Z2023-06-07T13:45:04Z2023-06-05info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis58application/pdfhttps://repositorio.ufsc.br/handle/123456789/246905Open Access.info:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSC2023-06-07T13:45:05Zoai:repositorio.ufsc.br:123456789/246905Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732023-06-07T13:45:05Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
title Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
spellingShingle Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
Nagai, Bruna Suemi
Codificação de vídeo
Transformação afim
VVC
Circuito digital
title_short Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
title_full Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
title_fullStr Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
title_full_unstemmed Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
title_sort Projeto de uma arquitetura de hardware para compensação de movimento affine do padrão de codificação de vídeo VVC
author Nagai, Bruna Suemi
author_facet Nagai, Bruna Suemi
author_role author
dc.contributor.none.fl_str_mv Guntzel, José Luís Almada
Silva, Mateus Grellert da
Universidade Federal de Santa Catarina.
dc.contributor.author.fl_str_mv Nagai, Bruna Suemi
dc.subject.por.fl_str_mv Codificação de vídeo
Transformação afim
VVC
Circuito digital
topic Codificação de vídeo
Transformação afim
VVC
Circuito digital
description TCC (graduação) - Universidade Federal de Santa Catarina, Centro Tecnológico, Engenharia Eletrônica.
publishDate 2023
dc.date.none.fl_str_mv 2023-06-07T13:45:04Z
2023-06-07T13:45:04Z
2023-06-05
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/handle/123456789/246905
url https://repositorio.ufsc.br/handle/123456789/246905
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv Open Access.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Open Access.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 58
application/pdf
dc.publisher.none.fl_str_mv Florianópolis, SC.
publisher.none.fl_str_mv Florianópolis, SC.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652047112732672

Registros relacionados