Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X

Detalhes bibliográficos
Autor(a) principal: Pinto, Anderson Sales Rodrigues
Data de Publicação: 2020
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Monografias da UnB
Texto Completo: https://bdm.unb.br/handle/10483/27783
Resumo: Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2020.
id UNB-2_ae5c439a9e4d519dbdbf5759e940c5eb
oai_identifier_str oai:bdm.unb.br:10483/27783
network_acronym_str UNB-2
network_name_str Biblioteca Digital de Monografias da UnB
repository_id_str 11571
spelling Pinto, Anderson Sales RodriguesMuñoz Arboleda, Daniel MauricioPINTO, Anderson Sales Rodrigues. Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X. 2020. 92 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2020.https://bdm.unb.br/handle/10483/27783Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2020.O protocolo DVB-S2X é uma extensão do protocolo DVB-S2, que é a segunda geração do protocolo de comunicação DVB-S, muito utilizado em transmissão de televisão digital por satélite, mas que também pode ser aplicado a serviços interativos com clientes e até em aplicações mais profissionais, como rastreamento de frotas por exemplo. Sob as mesmas condições de transmissão este protocolo tem um desempenho típico 30% maior em relação ao seu protocolo anterior(Morello; Mignone, 2006). Neste protocolo, assim como em outros, há uma parte de recepção e processamento dos dados recebidos, de forma que eles sejam decodificados corretamente, com o mínimo de ruído possível. Nesta etapa de processamento, uma das etapas mais importantes é justamente o processo de sincronismo de frequência e fase da portadora, que busca corrigir os desvios de frequências acarretados principalmente pelas diferenças entre as frequências dos osciladores do transmissor e do receptor, e por conta do efeito Doppler, que também causa um desvio cumulativo de fase. Para solucionar estes problemas é preciso a implementação de um módulo corretor de frequência, cujo funcionamento, neste caso em específico, é análogo a um PLL, bem como a implementação de um módulo corretor de fase. Aplicado ao protocolo DVB-S2X, estas etapas de sincronismo de frequência e fase se dividem em uma mais grosseira e uma mais fina (ETSI, 2014a). Neste trabalho será apresentada a implementação em hardware reconfigurável dos módulos de correção grosseira de frequência e de correção de fase. As arquiteturas de hardware fazem uso de aritmética de ponto fixo e foram validadas inicialmente a nível de simulação comportamental e posteriormente através de uma implementação física em um dispositivo FPGA usando diversos valores de desvio de fase e de frequência. No caso particular do módulo corretor de frequência foi feito um teste em malha aberta. Os circuitos implementados foram caracterizados obtendo, para o módulo de Correção Grosseira de Frequência: um desvio mínimo e máximo suportado de 0.02 e 0.2, respectivamente; erro RMSE abaixo de 0.05; frequência de operação de 100MHz; bom consumo de recursos do módulo; consumo de energia baixo (0,091W); valores de latência e taxa de transmissão de 90ns e 25MSPS, respectivamente; nenhum problema de temporização; módulo ainda em malha aberta, porém foi implementado e validado na FPGA utilizando ILA e memórias ROMs. Para o módulo de Correção de Fase: O RMSE maior encontrado foi para a modulação 16-APSK, de aproximadamente 3, 545.10−4 ; a frequência máxima de operação foi também de 100MHz; o consumo de recursos ficou um pouco elevado; latência e taxa de transmissão de 1780ns e 25 MSPS, respectivamente; consumo de energia baixo (0,091W); nenhum problema com temporização e módulo completo implementado e validado em FPGA por meio de memórias ROMs e LEDs.Submitted by Anita Souza (anita.souza@bce.unb.br) on 2021-06-15T14:55:33Z No. of bitstreams: 1 2020_AndersonSalesRodriguesPinto_tcc.pdf: 16810634 bytes, checksum: 5305a50c87e3398a7f9899ff994acc2e (MD5)Approved for entry into archive by Biblioteca Digital de Monografias Gerência (bdm@bce.unb.br) on 2021-06-23T14:19:59Z (GMT) No. of bitstreams: 1 2020_AndersonSalesRodriguesPinto_tcc.pdf: 16810634 bytes, checksum: 5305a50c87e3398a7f9899ff994acc2e (MD5)Made available in DSpace on 2021-06-23T14:19:59Z (GMT). No. of bitstreams: 1 2020_AndersonSalesRodriguesPinto_tcc.pdf: 16810634 bytes, checksum: 5305a50c87e3398a7f9899ff994acc2e (MD5)The protocol DVB-S2X is an extension of the DVB-S2 protocol, which is the second generation of the DVB-S2 protocol, very used in digital TV satellite transmission, but that can be also applied in clients iteractive services and even in professional applications, like fleet tracking for example. Under same transmission conditions, this protocol has a typical performance 30% bigger than its previous protocol (Morello; Mignone, 2006). In this protocol, just like others, there is a receiver and signal processing part, so that they can be decoded rightly, with minimal possible noise. In this processing stage, one of the most important stages is precisely the carrier frequency and phase synchronization, that seeks to correct the frequency deviations caused mainly by frequencies differences between the transmitter and receiver oscillators, and by the Doppler effect, that also cause a cumulative phase deviation. To solve these problems it’s necessary an implementation of a frequency correction module, whose operation, in this specific case, is analogous to a PLL, as well as the implementation of a phase correction module . Applied to this protocol, these frequency and phase synchronization steps are divided in a coarse one and in a fine one (ETSI, 2014a). In this document will be presented the hardware implementation of Coarse Frequency Correction and Phase Correction modules, Their hardware architecture uses fixed point arithmetic and they were validated initially at behavioral simulation, and after that they were validated using a phisical implementation in a FPGA, using many different values of phase and frequency offsets. In particular, the Coarse Frequency Correction module it was made an open loop test. The implemented circuits were tested, obtaned the following results for the Coarse Frequency Correction module: a minimum and maximum frequency offset of 0.02 and 0.2, respectively; RMSE below 0.05; frequency operation of 100MHz; good resources consumption; low power consumption (0.091W); latency and throughput values of 90ns and 25 MSPS, respectively; no timing problems and even in open loop, it was implemented and validated in FPGA using ILA and ROM memories. In the case of Phase Correction: the greather RMSE found was for the 16- APSK modulation, that is nearly 3.545.10−4 ; maximum frequency operation is 100MHz; resources consumption was pretty high; lantecy and throughput values of 1780ns and 25 MSPS, respectively; low power consumption (0.091W); no timing problems and the module was fully implemented and validated in FPGA using ROMs and LEDsA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor que autoriza a Biblioteca Digital da Produção Intelectual Discente da Universidade de Brasília (BDM) a disponibilizar o trabalho de conclusão de curso por meio do sítio bdm.unb.br, com as seguintes condições: disponível sob Licença Creative Commons 4.0 International, que permite copiar, distribuir e transmitir o trabalho, desde que seja citado o autor e licenciante. Não permite o uso para fins comerciais nem a adaptação desta.info:eu-repo/semantics/openAccessProtocolo de comunicaçãoProcessamento eletrônico de dadosDecodificação de imagensArquitetura de computadorImplementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2Xinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2021-06-23T14:19:59Z2021-06-23T14:19:59Z2020-11-23porreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBLICENSElicense.txtlicense.txttext/plain1817http://bdm.unb.br/xmlui/bitstream/10483/27783/2/license.txt21554873e56ad8ddc69c092699b98f95MD52ORIGINAL2020_AndersonSalesRodriguesPinto_tcc.pdf2020_AndersonSalesRodriguesPinto_tcc.pdfapplication/pdf16810634http://bdm.unb.br/xmlui/bitstream/10483/27783/1/2020_AndersonSalesRodriguesPinto_tcc.pdf5305a50c87e3398a7f9899ff994acc2eMD5110483/277832021-06-23 11:19:59.056oai:bdm.unb.br:10483/27783w4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbmEgQmlibGlvdGVjYSBEaWdpdGFsIGRhIFByb2R1w6fDo28gCkRpc2NlbnRlIGRhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEuIFBvciBmYXZvciwgbGVpYSBhCmxpY2Vuw6dhIGF0ZW50YW1lbnRlLiBDYXNvIG5lY2Vzc2l0ZSBkZSBhbGd1bSBlc2NsYXJlY2ltZW50byBlbnRyZSBlbQpjb250YXRvIGF0cmF2w6lzIGRlOiBiZG1AYmNlLnVuYi5iciBvdSAzMTA3LTI2ODcuCgpMSUNFTsOHQSBERSBESVNUUklCVUnDh8ODTyBOw4NPLUVYQ0xVU0lWQQoKQW8gYXNzaW5hciBlIGVudHJlZ2FyIGVzdGEgbGljZW7Dp2EsIG8vYSBTci4vU3JhLiAoYXV0b3Igb3UgZGV0ZW50b3IgZG9zCmRpcmVpdG9zIGRlIGF1dG9yKToKCmEpIENvbmNlZGUgw6AgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBvIGRpcmVpdG8gbsOjby1leGNsdXNpdm8gZGUKcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGNvbXVuaWNhciBlL291CmRpc3RyaWJ1aXIgbyBkb2N1bWVudG8gZW50cmVndWUgKGluY2x1aW5kbyBvIHJlc3Vtby9hYnN0cmFjdCkgZW0KZm9ybWF0byBkaWdpdGFsIG91IGltcHJlc3NvIGUgZW0gcXVhbHF1ZXIgbWVpby4KCmIpIERlY2xhcmEgcXVlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIMOpIHNldSB0cmFiYWxobyBvcmlnaW5hbCwgZSBxdWUKZGV0w6ltIG8gZGlyZWl0byBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gRGVjbGFyYQp0YW1iw6ltIHF1ZSBhIGVudHJlZ2EgZG8gZG9jdW1lbnRvIG7Do28gaW5mcmluZ2UsIHRhbnRvIHF1YW50byBsaGUgw6kKcG9zc8OtdmVsIHNhYmVyLCBvcyBkaXJlaXRvcyBkZSBxdWFscXVlciBvdXRyYSBwZXNzb2Egb3UgZW50aWRhZGUuCgpjKSBTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSBjb250w6ltIG1hdGVyaWFsIGRvIHF1YWwgbsOjbyBkZXTDqW0gb3MKZGlyZWl0b3MgZGUgYXV0b3IsIGRlY2xhcmEgcXVlIG9idGV2ZSBhdXRvcml6YcOnw6NvIGRvIGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvciBwYXJhIGNvbmNlZGVyIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgb3MgZGlyZWl0b3MKcmVxdWVyaWRvcyBwb3IgZXN0YSBsaWNlbsOnYSwgZSBxdWUgZXNzZSBtYXRlcmlhbCBjdWpvcyBkaXJlaXRvcyBzw6NvIGRlCnRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIG91CmNvbnRlw7pkbyBkbyBkb2N1bWVudG8gZW50cmVndWUuCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIGZpbmFuY2lhZG8gb3UgYXBvaWFkbwpwb3Igb3V0cmEgaW5zdGl0dWnDp8OjbyBxdWUgbsOjbyBhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEsIGRlY2xhcmEgcXVlCmN1bXByaXUgcXVhaXNxdWVyIG9icmlnYcOnw7VlcyBleGlnaWRhcyBwZWxvIHJlc3BlY3Rpdm8gY29udHJhdG8gb3UKYWNvcmRvLgoKQSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIGlkZW50aWZpY2Fyw6EgY2xhcmFtZW50ZSBvKHMpIHNldSAocykgbm9tZSAocykKY29tbyBvIChzKSBhdXRvciAoZXMpIG91IGRldGVudG9yIChlcykgZG9zIGRpcmVpdG9zIGRvIGRvY3VtZW50bwplbnRyZWd1ZSwgZSBuw6NvIGZhcsOhIHF1YWxxdWVyIGFsdGVyYcOnw6NvLCBwYXJhIGFsw6ltIGRhcyBwZXJtaXRpZGFzIHBvcgplc3RhIGxpY2Vuw6dhLgo=Biblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712021-06-23T14:19:59Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false
dc.title.pt_BR.fl_str_mv Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
title Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
spellingShingle Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
Pinto, Anderson Sales Rodrigues
Protocolo de comunicação
Processamento eletrônico de dados
Decodificação de imagens
Arquitetura de computador
title_short Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
title_full Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
title_fullStr Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
title_full_unstemmed Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
title_sort Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X
author Pinto, Anderson Sales Rodrigues
author_facet Pinto, Anderson Sales Rodrigues
author_role author
dc.contributor.author.fl_str_mv Pinto, Anderson Sales Rodrigues
dc.contributor.advisor1.fl_str_mv Muñoz Arboleda, Daniel Mauricio
contributor_str_mv Muñoz Arboleda, Daniel Mauricio
dc.subject.keyword.pt_BR.fl_str_mv Protocolo de comunicação
Processamento eletrônico de dados
Decodificação de imagens
Arquitetura de computador
topic Protocolo de comunicação
Processamento eletrônico de dados
Decodificação de imagens
Arquitetura de computador
description Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2020.
publishDate 2020
dc.date.submitted.none.fl_str_mv 2020-11-23
dc.date.accessioned.fl_str_mv 2021-06-23T14:19:59Z
dc.date.available.fl_str_mv 2021-06-23T14:19:59Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv PINTO, Anderson Sales Rodrigues. Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X. 2020. 92 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2020.
dc.identifier.uri.fl_str_mv https://bdm.unb.br/handle/10483/27783
identifier_str_mv PINTO, Anderson Sales Rodrigues. Implementação em FPGA dos módulos correção grosseira de frequência e correção de fase aderentes ao protocolo DVB-S2X. 2020. 92 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2020.
url https://bdm.unb.br/handle/10483/27783
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Monografias da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Biblioteca Digital de Monografias da UnB
collection Biblioteca Digital de Monografias da UnB
bitstream.url.fl_str_mv http://bdm.unb.br/xmlui/bitstream/10483/27783/2/license.txt
http://bdm.unb.br/xmlui/bitstream/10483/27783/1/2020_AndersonSalesRodriguesPinto_tcc.pdf
bitstream.checksum.fl_str_mv 21554873e56ad8ddc69c092699b98f95
5305a50c87e3398a7f9899ff994acc2e
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv bdm@bce.unb.br||patricia@bce.unb.br
_version_ 1801493150596857856

Registros relacionados