Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java

Detalhes bibliográficos
Autor(a) principal: Beck Filho, Antonio Carlos Schneider
Data de Publicação: 2004
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/13483
Resumo: A contribuição deste trabalho foi orientada principalmente ao desenvolvimento de alternativas de hardware para a execução nativa de bytecodes Java em sistemas embarcados que naturalmente possuem restrições quanto à potência consumida, ao desempenho e à área ocupada. Primeiramente, o desenvolvimento do Femtojava Low- Power demonstra que a utilização de um pipeline e de um banco de registradores interno em arquiteturas de pilha resultam em uma redução significativa no consumo de potência. Após, a técnica de folding, que basicamente transforma várias operações de pilha em uma operação tipo RISC, é avaliada. A análise de uma segunda solução arquitetural, baseada em VLIW (Very Long Instruction Word), também traz resultados satisfatórios na redução do consumo de potência, sendo que a paralelização do código, feita por um analisador desenvolvido, é facilitada devido à utilização de uma arquitetura de pilha. O desempenho e a potência consumida de todas as arquiteturas propostas neste trabalho foram validadas utilizando-se o simulador CACO-PS, também desenvolvido no contexto desta dissertação. Os estudos de caso adotados para a validação das alternativas arquiteturais compreenderam algoritmos matemáticos, de ordenação, busca e processamento de sinais, bastante utilizados no domínio de sistemas embarcados. Resultados promissores principalmente em termos de energia consumida são alcançados, assim como na disponibilização de diferentes arquiteturas para a execução nativa de Java, principal proposta deste trabalho.
id URGS_03505e125f506803de6a0a902603a632
oai_identifier_str oai:www.lume.ufrgs.br:10183/13483
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Beck Filho, Antonio Carlos SchneiderCarro, Luigi2008-07-29T04:12:21Z2004http://hdl.handle.net/10183/13483000648229A contribuição deste trabalho foi orientada principalmente ao desenvolvimento de alternativas de hardware para a execução nativa de bytecodes Java em sistemas embarcados que naturalmente possuem restrições quanto à potência consumida, ao desempenho e à área ocupada. Primeiramente, o desenvolvimento do Femtojava Low- Power demonstra que a utilização de um pipeline e de um banco de registradores interno em arquiteturas de pilha resultam em uma redução significativa no consumo de potência. Após, a técnica de folding, que basicamente transforma várias operações de pilha em uma operação tipo RISC, é avaliada. A análise de uma segunda solução arquitetural, baseada em VLIW (Very Long Instruction Word), também traz resultados satisfatórios na redução do consumo de potência, sendo que a paralelização do código, feita por um analisador desenvolvido, é facilitada devido à utilização de uma arquitetura de pilha. O desempenho e a potência consumida de todas as arquiteturas propostas neste trabalho foram validadas utilizando-se o simulador CACO-PS, também desenvolvido no contexto desta dissertação. Os estudos de caso adotados para a validação das alternativas arquiteturais compreenderam algoritmos matemáticos, de ordenação, busca e processamento de sinais, bastante utilizados no domínio de sistemas embarcados. Resultados promissores principalmente em termos de energia consumida são alcançados, assim como na disponibilização de diferentes arquiteturas para a execução nativa de Java, principal proposta deste trabalho.The main contribution of this work was the development of hardware alternatives for native execution of Java bytecodes for embedded systems that have power, performance and area constraints. Firstly, the development of the Femtojava Low- Power shows that the use of a pipeline and an internal register bank in stack architectures brings a significant reduction in the power consumption. After that, the folding technique, that basically changes a set of stack operations into a simple RISC one, is evaluated. Then, the analysis of a second architectural solution, based on VLIW (Very Long Instruction Word), demonstrates also good results concerning power consumption. Moreover, it is shown that the parallelization of the code is facilitated due to the specific stack architecture. The power consumption and performance of all architectures here proposed were evaluated using the CACO-PS simulator, which was also developed in this work. The case studies adopted for the validation of the architectures were mathematic, sort, search and DSP algorithms, widely used in the embedded system domain. Promising results mainly in energy consumption were achieved, as well as the disponibilization of different architectures for native execution of Java, the main objective of this work.application/pdfporMicroeletrônicaSistemas embarcadosJava (Linguagem de programação)JavaPowerEnergyFoldingVLIWEmbedded systemsSimulatorUso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em JavaUsing the VLIW technique to increase performance and to reduce power comsumption in embedded systems based on Java info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2004.mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000648229.pdf000648229.pdfTexto completoapplication/pdf1258565http://www.lume.ufrgs.br/bitstream/10183/13483/1/000648229.pdfa0ebec63206f21369bd2d65f306ac2e8MD51TEXT000648229.pdf.txt000648229.pdf.txtExtracted Texttext/plain263285http://www.lume.ufrgs.br/bitstream/10183/13483/2/000648229.pdf.txt9124c8f7d4825e0871c97f658fe47521MD5210183/134832017-07-20 02:31:53.499784oai:www.lume.ufrgs.br:10183/13483Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532017-07-20T05:31:53Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
dc.title.alternative.en.fl_str_mv Using the VLIW technique to increase performance and to reduce power comsumption in embedded systems based on Java
title Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
spellingShingle Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
Beck Filho, Antonio Carlos Schneider
Microeletrônica
Sistemas embarcados
Java (Linguagem de programação)
Java
Power
Energy
Folding
VLIW
Embedded systems
Simulator
title_short Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
title_full Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
title_fullStr Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
title_full_unstemmed Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
title_sort Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java
author Beck Filho, Antonio Carlos Schneider
author_facet Beck Filho, Antonio Carlos Schneider
author_role author
dc.contributor.author.fl_str_mv Beck Filho, Antonio Carlos Schneider
dc.contributor.advisor1.fl_str_mv Carro, Luigi
contributor_str_mv Carro, Luigi
dc.subject.por.fl_str_mv Microeletrônica
Sistemas embarcados
Java (Linguagem de programação)
topic Microeletrônica
Sistemas embarcados
Java (Linguagem de programação)
Java
Power
Energy
Folding
VLIW
Embedded systems
Simulator
dc.subject.eng.fl_str_mv Java
Power
Energy
Folding
VLIW
Embedded systems
Simulator
description A contribuição deste trabalho foi orientada principalmente ao desenvolvimento de alternativas de hardware para a execução nativa de bytecodes Java em sistemas embarcados que naturalmente possuem restrições quanto à potência consumida, ao desempenho e à área ocupada. Primeiramente, o desenvolvimento do Femtojava Low- Power demonstra que a utilização de um pipeline e de um banco de registradores interno em arquiteturas de pilha resultam em uma redução significativa no consumo de potência. Após, a técnica de folding, que basicamente transforma várias operações de pilha em uma operação tipo RISC, é avaliada. A análise de uma segunda solução arquitetural, baseada em VLIW (Very Long Instruction Word), também traz resultados satisfatórios na redução do consumo de potência, sendo que a paralelização do código, feita por um analisador desenvolvido, é facilitada devido à utilização de uma arquitetura de pilha. O desempenho e a potência consumida de todas as arquiteturas propostas neste trabalho foram validadas utilizando-se o simulador CACO-PS, também desenvolvido no contexto desta dissertação. Os estudos de caso adotados para a validação das alternativas arquiteturais compreenderam algoritmos matemáticos, de ordenação, busca e processamento de sinais, bastante utilizados no domínio de sistemas embarcados. Resultados promissores principalmente em termos de energia consumida são alcançados, assim como na disponibilização de diferentes arquiteturas para a execução nativa de Java, principal proposta deste trabalho.
publishDate 2004
dc.date.issued.fl_str_mv 2004
dc.date.accessioned.fl_str_mv 2008-07-29T04:12:21Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/13483
dc.identifier.nrb.pt_BR.fl_str_mv 000648229
url http://hdl.handle.net/10183/13483
identifier_str_mv 000648229
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/13483/1/000648229.pdf
http://www.lume.ufrgs.br/bitstream/10183/13483/2/000648229.pdf.txt
bitstream.checksum.fl_str_mv a0ebec63206f21369bd2d65f306ac2e8
9124c8f7d4825e0871c97f658fe47521
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085124177395712