Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.

Detalhes bibliográficos
Autor(a) principal: FERREIRA NETO, Waldemar Pires.
Data de Publicação: 2009
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
Resumo: Neste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes.
id UFCG_4cfa10421e64bf10948003f6643492f8
oai_identifier_str oai:localhost:riufcg/7742
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str 4851
spelling RAMALHO, Franklin de Souza.Ramalho, F. S.http://lattes.cnpq.br/2469816352786812GUERRERO, Dalton Dário Serey.GUERRERO, D. D. S.http://lattes.cnpq.br/2050632960242405MASSONI , Tiago Lima.PIRES, Paulo de Figueiredo.PIRES, Waldemarhttp://lattes.cnpq.br/8662463350773114FERREIRA NETO, Waldemar Pires.Neste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes.In this work we propose and investigate a completely automatic technique to execute conformance verification between an implementation in Java and its design expressed by UML class diagram. This verification is performed through design tests, a kind of automatic test capable of verifing conformance of an implementation against design rules expressed by code. We define a design test templates to eachmost usual UML class diagram artifacts. And, we developed the UDT tool (UML Design Tester) 100% MDAbased, this tool is able to apply the templates over the class diagram elements in order to automatically generate the specific design tests for each of these elements. Concluding, we evaluated our technique using as case study that verifies the conformance between a real (Findbugs) system and its generated by reverse engineering.Submitted by Maria Medeiros (maria.dilva1@ufcg.edu.br) on 2019-10-07T10:17:24Z No. of bitstreams: 1 WALDEMAR PIRES FERREIRA NETO - DISSERTAÇÃO (PPGCC) 2009.pdf: 1455090 bytes, checksum: f80c26369ceac53ab3ca24786f79a5df (MD5)Made available in DSpace on 2019-10-07T10:17:24Z (GMT). No. of bitstreams: 1 WALDEMAR PIRES FERREIRA NETO - DISSERTAÇÃO (PPGCC) 2009.pdf: 1455090 bytes, checksum: f80c26369ceac53ab3ca24786f79a5df (MD5) Previous issue date: 2009-04-17CapesUniversidade Federal de Campina GrandePÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEICiência da ComputaçãoModelagem e Simulação de SistemasGarantia de Qualidade de ProgramasTestes de ValidaçãoAdministração de Desenvolvimento de ProgramasSystems Modeling and SimulationProgram Quality AssuranceValidation TestsProgram Development AdministrationVerificação de artefatos de diagramas de classe UML através da aplicação de testes de design.Checking class diagram artifacts UML by applying design tests.2009-04-172019-10-07T10:17:24Z2019-10-072019-10-07T10:17:24Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporFAPESQinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGORIGINALWALDEMAR PIRES FERREIRA NETO - DISSERTAÇÃO (PPGCC) 2009..pdfWALDEMAR PIRES FERREIRA NETO - DISSERTAÇÃO (PPGCC) 2009..pdfapplication/pdf900258http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/7742/3/WALDEMAR+PIRES+FERREIRA+NETO+-+DISSERTA%C3%87%C3%83O+%28PPGCC%29+2009..pdf50874e75628c1da7d43dd0b921d6344cMD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/7742/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/77422022-03-28 17:22:22.855oai:localhost:riufcg/7742Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512022-03-28T20:22:22Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
dc.title.alternative.pt_BR.fl_str_mv Checking class diagram artifacts UML by applying design tests.
title Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
spellingShingle Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
FERREIRA NETO, Waldemar Pires.
Ciência da Computação
Modelagem e Simulação de Sistemas
Garantia de Qualidade de Programas
Testes de Validação
Administração de Desenvolvimento de Programas
Systems Modeling and Simulation
Program Quality Assurance
Validation Tests
Program Development Administration
title_short Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
title_full Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
title_fullStr Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
title_full_unstemmed Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
title_sort Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
author FERREIRA NETO, Waldemar Pires.
author_facet FERREIRA NETO, Waldemar Pires.
author_role author
dc.contributor.advisor2ID.pt_BR.fl_str_mv GUERRERO, D. D. S.
dc.contributor.advisor1.fl_str_mv RAMALHO, Franklin de Souza.
dc.contributor.advisor1ID.fl_str_mv Ramalho, F. S.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/2469816352786812
dc.contributor.advisor2.fl_str_mv GUERRERO, Dalton Dário Serey.
dc.contributor.advisor2Lattes.fl_str_mv http://lattes.cnpq.br/2050632960242405
dc.contributor.referee1.fl_str_mv MASSONI , Tiago Lima.
dc.contributor.referee2.fl_str_mv PIRES, Paulo de Figueiredo.
dc.contributor.authorID.fl_str_mv PIRES, Waldemar
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/8662463350773114
dc.contributor.author.fl_str_mv FERREIRA NETO, Waldemar Pires.
contributor_str_mv RAMALHO, Franklin de Souza.
GUERRERO, Dalton Dário Serey.
MASSONI , Tiago Lima.
PIRES, Paulo de Figueiredo.
dc.subject.cnpq.fl_str_mv Ciência da Computação
topic Ciência da Computação
Modelagem e Simulação de Sistemas
Garantia de Qualidade de Programas
Testes de Validação
Administração de Desenvolvimento de Programas
Systems Modeling and Simulation
Program Quality Assurance
Validation Tests
Program Development Administration
dc.subject.por.fl_str_mv Modelagem e Simulação de Sistemas
Garantia de Qualidade de Programas
Testes de Validação
Administração de Desenvolvimento de Programas
Systems Modeling and Simulation
Program Quality Assurance
Validation Tests
Program Development Administration
description Neste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes.
publishDate 2009
dc.date.issued.fl_str_mv 2009-04-17
dc.date.accessioned.fl_str_mv 2019-10-07T10:17:24Z
dc.date.available.fl_str_mv 2019-10-07
2019-10-07T10:17:24Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
dc.identifier.citation.fl_str_mv FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
identifier_str_mv FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/7742
dc.language.iso.fl_str_mv por
language por
dc.relation.pt_BR.fl_str_mv FAPESQ
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/7742/3/WALDEMAR+PIRES+FERREIRA+NETO+-+DISSERTA%C3%87%C3%83O+%28PPGCC%29+2009..pdf
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/7742/2/license.txt
bitstream.checksum.fl_str_mv 50874e75628c1da7d43dd0b921d6344c
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1797044246699573248

Registros relacionados