Projeto e Implementação de um Field-Programmable Gate Array (FPGA)
Autor(a) principal: | |
---|---|
Data de Publicação: | 2018 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRN |
Texto Completo: | https://repositorio.ufrn.br/handle/123456789/43610 |
Resumo: | Este trabalho apresenta o desenvolvimento de um FPGA do tipo ilha com memória SRAM, envolvendo todas as informações necessárias e os passos requeridos na implementação em hardware, configuração por bitstream e alternativas de projeto para facilitar o esforço da realização do circuito como um todo, de um ponto de vista acadêmico. Para alcançar produtos no estado da arte, FPGAs comerciais podem demandar uma grande equipe, grande tempo de implementação e alto custo de mão de obra. Em contraste, ao se tomar o desafio de construir um FPGA com um número reduzido de pesquisadores, o desenvolvimento da arquitetura e tamanho são focados na prova de conceito. Resultados obtidos a partir desta metodologia podem ser usados como referência para a implementa- ção de outras arquiteturas comumente utilizadas, assim também para novas configurações de FPGA ou aprimoramentos de circuito. |
id |
UFRN_e56cdca08e1f1970933400ffa979c817 |
---|---|
oai_identifier_str |
oai:https://repositorio.ufrn.br:123456789/43610 |
network_acronym_str |
UFRN |
network_name_str |
Repositório Institucional da UFRN |
repository_id_str |
|
spelling |
Tavares, Yang AzevedoSebastian Yuri Cavalcanti CatundaPena, Danilo de SantanaSoares, Antonio Wallace AntunesBelfort, Diomadson Rodrigues2018-12-07T13:16:45Z2021-10-06T11:51:26Z2018-12-07T13:16:45Z2021-10-06T11:51:26Z201820170155935TAVARES, Yang Azevedo. Projeto e Implementação de um Field-Programmable Gate Array (FPGA). 2018. 82f. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Departamento de Engenharia de Computação e Automação, Universidade Federal do Rio Grande do Norte, Natal, 2018.https://repositorio.ufrn.br/handle/123456789/43610Este trabalho apresenta o desenvolvimento de um FPGA do tipo ilha com memória SRAM, envolvendo todas as informações necessárias e os passos requeridos na implementação em hardware, configuração por bitstream e alternativas de projeto para facilitar o esforço da realização do circuito como um todo, de um ponto de vista acadêmico. Para alcançar produtos no estado da arte, FPGAs comerciais podem demandar uma grande equipe, grande tempo de implementação e alto custo de mão de obra. Em contraste, ao se tomar o desafio de construir um FPGA com um número reduzido de pesquisadores, o desenvolvimento da arquitetura e tamanho são focados na prova de conceito. Resultados obtidos a partir desta metodologia podem ser usados como referência para a implementa- ção de outras arquiteturas comumente utilizadas, assim também para novas configurações de FPGA ou aprimoramentos de circuito.This work presents the development of a custom SRAM island-style FPGA, covering the information needed and the steps involved in hardware implementation, bitstream configuration and design alternatives to facilitate the overall implementation effort from an academic point of view. To achieve state of the art products, commercial FPGAs can employ a large team, a high time-to-market, and high non-recurring engineering costs. In contrast, by taking the challenge of building a custom FPGA with a small team of researchers, the development of a custom architecture and size focuses on the proof of concept. Results from this baseline methodology can be used for benchmarking against the development of other commonly used architectures, as well as for new FPGA configurations or circuit enhancements.Universidade Federal do Rio Grande do NorteUFRNBrasilEngenharia de ComputaçãoAttribution-ShareAlike 3.0 Brazilhttp://creativecommons.org/licenses/by-sa/3.0/br/info:eu-repo/semantics/openAccessArquiteturas reconfiguráveisSíntese de circuitoMemória SRAMCircuito Reconfigurável - Field Programmable Gate ArrayImplementação - Desenvolvimento do circuitoProjeto e Implementação de um Field-Programmable Gate Array (FPGA)info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisporreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNORIGINALyang_tavares_TCC.pdfTrabalho de Conclusão de Curso sobre FPGA. Yang Azevedo Tavares.application/pdf4991104https://repositorio.ufrn.br/bitstream/123456789/43610/1/yang_tavares_TCC.pdf79c59f443b43dfd03cf79b92adc766e3MD51CC-LICENSElicense_rdfapplication/octet-stream1031https://repositorio.ufrn.br/bitstream/123456789/43610/2/license_rdf9b85e4235558a2887c2be3998124b615MD52LICENSElicense.txttext/plain1748https://repositorio.ufrn.br/bitstream/123456789/43610/3/license.txt8a4605be74aa9ea9d79846c1fba20a33MD53TEXTyang_tavares_TCC.pdf.txtExtracted texttext/plain81802https://repositorio.ufrn.br/bitstream/123456789/43610/4/yang_tavares_TCC.pdf.txtb5a10cfd3726dc7858008f5c283b4e0dMD54123456789/436102021-10-06 08:51:26.658oai:https://repositorio.ufrn.br:123456789/43610Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2021-10-06T11:51:26Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false |
dc.title.pt_BR.fl_str_mv |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
title |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
spellingShingle |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) Tavares, Yang Azevedo Arquiteturas reconfiguráveis Síntese de circuito Memória SRAM Circuito Reconfigurável - Field Programmable Gate Array Implementação - Desenvolvimento do circuito |
title_short |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
title_full |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
title_fullStr |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
title_full_unstemmed |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
title_sort |
Projeto e Implementação de um Field-Programmable Gate Array (FPGA) |
author |
Tavares, Yang Azevedo |
author_facet |
Tavares, Yang Azevedo |
author_role |
author |
dc.contributor.referees1.none.fl_str_mv |
Pena, Danilo de Santana |
dc.contributor.referees2.none.fl_str_mv |
Soares, Antonio Wallace Antunes |
dc.contributor.author.fl_str_mv |
Tavares, Yang Azevedo |
dc.contributor.advisor-co1.fl_str_mv |
Sebastian Yuri Cavalcanti Catunda |
dc.contributor.advisor1.fl_str_mv |
Belfort, Diomadson Rodrigues |
contributor_str_mv |
Sebastian Yuri Cavalcanti Catunda Belfort, Diomadson Rodrigues |
dc.subject.por.fl_str_mv |
Arquiteturas reconfiguráveis Síntese de circuito Memória SRAM Circuito Reconfigurável - Field Programmable Gate Array Implementação - Desenvolvimento do circuito |
topic |
Arquiteturas reconfiguráveis Síntese de circuito Memória SRAM Circuito Reconfigurável - Field Programmable Gate Array Implementação - Desenvolvimento do circuito |
description |
Este trabalho apresenta o desenvolvimento de um FPGA do tipo ilha com memória SRAM, envolvendo todas as informações necessárias e os passos requeridos na implementação em hardware, configuração por bitstream e alternativas de projeto para facilitar o esforço da realização do circuito como um todo, de um ponto de vista acadêmico. Para alcançar produtos no estado da arte, FPGAs comerciais podem demandar uma grande equipe, grande tempo de implementação e alto custo de mão de obra. Em contraste, ao se tomar o desafio de construir um FPGA com um número reduzido de pesquisadores, o desenvolvimento da arquitetura e tamanho são focados na prova de conceito. Resultados obtidos a partir desta metodologia podem ser usados como referência para a implementa- ção de outras arquiteturas comumente utilizadas, assim também para novas configurações de FPGA ou aprimoramentos de circuito. |
publishDate |
2018 |
dc.date.accessioned.fl_str_mv |
2018-12-07T13:16:45Z 2021-10-06T11:51:26Z |
dc.date.available.fl_str_mv |
2018-12-07T13:16:45Z 2021-10-06T11:51:26Z |
dc.date.issued.fl_str_mv |
2018 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.pt_BR.fl_str_mv |
20170155935 |
dc.identifier.citation.fl_str_mv |
TAVARES, Yang Azevedo. Projeto e Implementação de um Field-Programmable Gate Array (FPGA). 2018. 82f. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Departamento de Engenharia de Computação e Automação, Universidade Federal do Rio Grande do Norte, Natal, 2018. |
dc.identifier.uri.fl_str_mv |
https://repositorio.ufrn.br/handle/123456789/43610 |
identifier_str_mv |
20170155935 TAVARES, Yang Azevedo. Projeto e Implementação de um Field-Programmable Gate Array (FPGA). 2018. 82f. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Departamento de Engenharia de Computação e Automação, Universidade Federal do Rio Grande do Norte, Natal, 2018. |
url |
https://repositorio.ufrn.br/handle/123456789/43610 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
Attribution-ShareAlike 3.0 Brazil http://creativecommons.org/licenses/by-sa/3.0/br/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Attribution-ShareAlike 3.0 Brazil http://creativecommons.org/licenses/by-sa/3.0/br/ |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.publisher.initials.fl_str_mv |
UFRN |
dc.publisher.country.fl_str_mv |
Brasil |
dc.publisher.department.fl_str_mv |
Engenharia de Computação |
publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRN instname:Universidade Federal do Rio Grande do Norte (UFRN) instacron:UFRN |
instname_str |
Universidade Federal do Rio Grande do Norte (UFRN) |
instacron_str |
UFRN |
institution |
UFRN |
reponame_str |
Repositório Institucional da UFRN |
collection |
Repositório Institucional da UFRN |
bitstream.url.fl_str_mv |
https://repositorio.ufrn.br/bitstream/123456789/43610/1/yang_tavares_TCC.pdf https://repositorio.ufrn.br/bitstream/123456789/43610/2/license_rdf https://repositorio.ufrn.br/bitstream/123456789/43610/3/license.txt https://repositorio.ufrn.br/bitstream/123456789/43610/4/yang_tavares_TCC.pdf.txt |
bitstream.checksum.fl_str_mv |
79c59f443b43dfd03cf79b92adc766e3 9b85e4235558a2887c2be3998124b615 8a4605be74aa9ea9d79846c1fba20a33 b5a10cfd3726dc7858008f5c283b4e0d |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN) |
repository.mail.fl_str_mv |
|
_version_ |
1797777007435579392 |