Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo
Main Author: | |
---|---|
Publication Date: | 2016 |
Format: | Bachelor thesis |
Language: | por |
Source: | Biblioteca Digital de Monografias da UnB |
Download full: | http://bdm.unb.br/handle/10483/14953 |
Summary: | Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2016. |
id |
UNB-2_750b1a481c5ce0df9c2a6dbfaefa7f84 |
---|---|
oai_identifier_str |
oai:bdm.unb.br:10483/14953 |
network_acronym_str |
UNB-2 |
network_name_str |
Biblioteca Digital de Monografias da UnB |
repository_id_str |
11571 |
spelling |
Farias, Alceu Bernardes Castanheira dePinto, André Murillo de AlmeidaLopes, Renato VilelaFARIAS, Alceu Bernardes Castanheira de. Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo. 2016. 112 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2016.http://bdm.unb.br/handle/10483/14953Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2016.A crescente necessidade de testar e prototipar projetos sob situações cada vez mais realistas resultou no desenvolvimento de novos tipos de simulação. Nesse cenário, um tipo de simulação que tem ganhado grande notoriedade e aplicabilidade é a simulação Hardware In the Loop (HIL). Essa técnica permite que componentes reais e virtuais de um sistema sejam testados simultaneamente, de forma que o sistema possa ser submetido a condições mais realísticas/extremas sem comprometer o sistema real ou um protótipo construído especificamente para testes. O objetivo deste trabalho foi desenvolver uma plataforma HIL de baixo custo, para ser utilizada em diferentes tipos de aplicações, diferentemente da maioria dos modelos comerciais, que são voltados para uma aplicação específica, como aeronáutica, automotiva, eletrônica de potência, etc. Todas as etapas necessárias para o correto funcionamento da plataforma HIL serão descritas neste trabalho, bem como os exemplos de modelos e controladores utilizados para a validação da mesma.Submitted by Ruthlea Nascimento (ruthlea.nascimento@gmail.com) on 2016-10-06T17:49:07Z No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf: 5330552 bytes, checksum: 21853978e9cbcea3901e430ea3171ad0 (MD5)Approved for entry into archive by Ruthlea Nascimento (ruthlea.nascimento@gmail.com) on 2016-10-06T20:45:53Z (GMT) No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf: 5330552 bytes, checksum: 21853978e9cbcea3901e430ea3171ad0 (MD5)Made available in DSpace on 2016-10-06T20:45:53Z (GMT). No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf: 5330552 bytes, checksum: 21853978e9cbcea3901e430ea3171ad0 (MD5)The increasing need for testing and prototyping projects under realistic situations is responsible for the advancement of new types of simulation. In this scenario, one type of simulation which has gained high notoriety and applicability is the Hardware in the Loop (HIL) simulation. This technique allows real and virtual components of a system to be tested together, making it possible to test the system under more realistic (and even extreme) conditions without harming the real system or a prototype built only for the purpose of testing. The main objective of this work was to develop a low-cost HIL simulation platform, to be used for many different applications, unlike most commercial ones, which are developed for one exclusive field of application, such as aerospace, automotive, power electronics and many others. All the steps needed for the correct operation of the HIL platform will be described during this work, as well as the models and controller examples used for validating it.Hardware In the Loop (HIL)Simulação (Computadores)Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2016-10-06T20:45:53Z2016-10-06T20:45:53Z2016info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBORIGINAL2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf2016_AlceuBernardesCastanheiraDeFarias_tcc.pdfapplication/pdf5330552http://bdm.unb.br/xmlui/bitstream/10483/14953/1/2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf21853978e9cbcea3901e430ea3171ad0MD51CC-LICENSElicense_urllicense_urltext/plain49http://bdm.unb.br/xmlui/bitstream/10483/14953/2/license_url924993ce0b3ba389f79f32a1b2735415MD52license_textlicense_textapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/14953/3/license_textd41d8cd98f00b204e9800998ecf8427eMD53license_rdflicense_rdfapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/14953/4/license_rdfd41d8cd98f00b204e9800998ecf8427eMD54LICENSElicense.txtlicense.txttext/plain1758http://bdm.unb.br/xmlui/bitstream/10483/14953/5/license.txt48fee5d355e169b5219b5efc5a9ad174MD5510483/149532016-10-06 17:45:53.758oai:bdm.unb.br:10483/14953w4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbm8gUmVwb3NpdMOzcmlvLiBQb3IgZmF2b3IsIGxlaWEgYQpsaWNlbsOnYSBhdGVudGFtZW50ZS4gQ2FzbyBuZWNlc3NpdGUgZGUgYWxndW0gZXNjbGFyZWNpbWVudG8gZW50cmUgZW0KY29udGF0byBhdHJhdsOpcyBkZTogYmRtQGJjZS51bmIuYnIgb3UgMzEwNy0yNjg3LgoKTElDRU7Dh0EgREUgRElTVFJJQlVJw4fDg08gTsODTy1FWENMVVNJVkEKCkFvIGFzc2luYXIgZSBlbnRyZWdhciBlc3RhIGxpY2Vuw6dhLCBvL2EgU3IuL1NyYS4gKGF1dG9yIG91IGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvcik6CgphKSBDb25jZWRlIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgbyBkaXJlaXRvIG7Do28tZXhjbHVzaXZvIGRlCnJlcHJvZHV6aXIsIGNvbnZlcnRlciAoY29tbyBkZWZpbmlkbyBhYmFpeG8pLCBjb211bmljYXIgZS9vdQpkaXN0cmlidWlyIG8gZG9jdW1lbnRvIGVudHJlZ3VlIChpbmNsdWluZG8gbyByZXN1bW8vYWJzdHJhY3QpIGVtCmZvcm1hdG8gZGlnaXRhbCBvdSBpbXByZXNzbyBlIGVtIHF1YWxxdWVyIG1laW8uCgpiKSBEZWNsYXJhIHF1ZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBzZXUgdHJhYmFsaG8gb3JpZ2luYWwsIGUgcXVlCmRldMOpbSBvIGRpcmVpdG8gZGUgY29uY2VkZXIgb3MgZGlyZWl0b3MgY29udGlkb3MgbmVzdGEgbGljZW7Dp2EuIERlY2xhcmEKdGFtYsOpbSBxdWUgYSBlbnRyZWdhIGRvIGRvY3VtZW50byBuw6NvIGluZnJpbmdlLCB0YW50byBxdWFudG8gbGhlIMOpCnBvc3PDrXZlbCBzYWJlciwgb3MgZGlyZWl0b3MgZGUgcXVhbHF1ZXIgb3V0cmEgcGVzc29hIG91IGVudGlkYWRlLgoKYykgU2UgbyBkb2N1bWVudG8gZW50cmVndWUgY29udMOpbSBtYXRlcmlhbCBkbyBxdWFsIG7Do28gZGV0w6ltIG9zCmRpcmVpdG9zIGRlIGF1dG9yLCBkZWNsYXJhIHF1ZSBvYnRldmUgYXV0b3JpemHDp8OjbyBkbyBkZXRlbnRvciBkb3MKZGlyZWl0b3MgZGUgYXV0b3IgcGFyYSBjb25jZWRlciDDoCBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIG9zIGRpcmVpdG9zCnJlcXVlcmlkb3MgcG9yIGVzdGEgbGljZW7Dp2EsIGUgcXVlIGVzc2UgbWF0ZXJpYWwgY3Vqb3MgZGlyZWl0b3Mgc8OjbyBkZQp0ZXJjZWlyb3MgZXN0w6EgY2xhcmFtZW50ZSBpZGVudGlmaWNhZG8gZSByZWNvbmhlY2lkbyBubyB0ZXh0byBvdQpjb250ZcO6ZG8gZG8gZG9jdW1lbnRvIGVudHJlZ3VlLgoKU2UgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgYmFzZWFkbyBlbSB0cmFiYWxobyBmaW5hbmNpYWRvIG91IGFwb2lhZG8KcG9yIG91dHJhIGluc3RpdHVpw6fDo28gcXVlIG7Do28gYSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhLCBkZWNsYXJhIHF1ZQpjdW1wcml1IHF1YWlzcXVlciBvYnJpZ2HDp8O1ZXMgZXhpZ2lkYXMgcGVsbyByZXNwZWN0aXZvIGNvbnRyYXRvIG91CmFjb3Jkby4KCkEgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBpZGVudGlmaWNhcsOhIGNsYXJhbWVudGUgbyhzKSBzZXUgKHMpIG5vbWUgKHMpCmNvbW8gbyAocykgYXV0b3IgKGVzKSBvdSBkZXRlbnRvciAoZXMpIGRvcyBkaXJlaXRvcyBkbyBkb2N1bWVudG8KZW50cmVndWUsIGUgbsOjbyBmYXLDoSBxdWFscXVlciBhbHRlcmHDp8OjbywgcGFyYSBhbMOpbSBkYXMgcGVybWl0aWRhcyBwb3IKZXN0YSBsaWNlbsOnYS4KBiblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712016-10-06T20:45:53Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false |
dc.title.pt_BR.fl_str_mv |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
title |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
spellingShingle |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo Farias, Alceu Bernardes Castanheira de Hardware In the Loop (HIL) Simulação (Computadores) |
title_short |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
title_full |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
title_fullStr |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
title_full_unstemmed |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
title_sort |
Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo |
author |
Farias, Alceu Bernardes Castanheira de |
author_facet |
Farias, Alceu Bernardes Castanheira de |
author_role |
author |
dc.contributor.advisorco.none.fl_str_mv |
Pinto, André Murillo de Almeida |
dc.contributor.author.fl_str_mv |
Farias, Alceu Bernardes Castanheira de |
dc.contributor.advisor1.fl_str_mv |
Lopes, Renato Vilela |
contributor_str_mv |
Lopes, Renato Vilela |
dc.subject.keyword.pt_BR.fl_str_mv |
Hardware In the Loop (HIL) Simulação (Computadores) |
topic |
Hardware In the Loop (HIL) Simulação (Computadores) |
description |
Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Engenharia Eletrônica, 2016. |
publishDate |
2016 |
dc.date.submitted.none.fl_str_mv |
2016 |
dc.date.accessioned.fl_str_mv |
2016-10-06T20:45:53Z |
dc.date.available.fl_str_mv |
2016-10-06T20:45:53Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
FARIAS, Alceu Bernardes Castanheira de. Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo. 2016. 112 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2016. |
dc.identifier.uri.fl_str_mv |
http://bdm.unb.br/handle/10483/14953 |
identifier_str_mv |
FARIAS, Alceu Bernardes Castanheira de. Desenvolvimento de uma plataforma de simulação Hardware in the Loop de baixo custo. 2016. 112 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2016. |
url |
http://bdm.unb.br/handle/10483/14953 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Monografias da UnB instname:Universidade de Brasília (UnB) instacron:UNB |
instname_str |
Universidade de Brasília (UnB) |
instacron_str |
UNB |
institution |
UNB |
reponame_str |
Biblioteca Digital de Monografias da UnB |
collection |
Biblioteca Digital de Monografias da UnB |
bitstream.url.fl_str_mv |
http://bdm.unb.br/xmlui/bitstream/10483/14953/1/2016_AlceuBernardesCastanheiraDeFarias_tcc.pdf http://bdm.unb.br/xmlui/bitstream/10483/14953/2/license_url http://bdm.unb.br/xmlui/bitstream/10483/14953/3/license_text http://bdm.unb.br/xmlui/bitstream/10483/14953/4/license_rdf http://bdm.unb.br/xmlui/bitstream/10483/14953/5/license.txt |
bitstream.checksum.fl_str_mv |
21853978e9cbcea3901e430ea3171ad0 924993ce0b3ba389f79f32a1b2735415 d41d8cd98f00b204e9800998ecf8427e d41d8cd98f00b204e9800998ecf8427e 48fee5d355e169b5219b5efc5a9ad174 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB) |
repository.mail.fl_str_mv |
bdm@bce.unb.br||patricia@bce.unb.br |
_version_ |
1798495683233185792 |