Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores

Detalhes bibliográficos
Autor(a) principal: Starke, Renan Augusto
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: http://repositorio.ufsc.br/xmlui/handle/123456789/96473
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Automação e Sistemas
id UFSC_ae4e9fea890d7a58b5db5296133d275a
oai_identifier_str oai:repositorio.ufsc.br:123456789/96473
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Universidade Federal de Santa CatarinaStarke, Renan AugustoOliveira, Rômulo Silva de2012-10-26T12:25:42Z2012-10-26T12:25:42Z20122012301047http://repositorio.ufsc.br/xmlui/handle/123456789/96473Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Automação e SistemasSistemas de tempo real são sistemas onde o correto funcionamento não depende somente da resposta lógica correta, mas também do tempo no qual ela foi dada. Igualmente do ponto de vista lógico, a viabilidade temporal da aplicação deve ser determinada através de técnicas, como por exemplo análise do tempo de reposta. Este tipo de aplicação está cada vez mais presente atualmente e a demanda de processamento é tamanha que necessita-se de processadores com múltiplos núcleos complexos. É perceptível que o desenvolvimento dos multiprocessadores está muito mais avançado em relação às técnicas de análise de tais sistemas e, portanto, é evidente a necessidade de pesquisa com objetivo de promover maior confiabilidade e redução de superdimensionamentos. O objetivo deste trabalho é promover uma solução de escalonamento que considere a escalonabilidade em conjunto com a analisabilidade do código da aplicação. Atualmente, a pesquisa de sistemas de tempo real trata o problema do escalonamento isolado do problema de obtenção do parâmetro do tempo de computação da tarefas (WCET --Worst Case Execution Time). Dependendo da arquitetura do processador, as premissas adotadas no cálculo do WCET são incompatíveis com as premissas de escalonamento, o que gera uma contradição fundamental entre o cálculo do WCET e os algoritmos de escalonamento. A incompatibilidade das premissas pode ser ilustrada pela preempção em arquiteturas com memória cache, onde o cálculo de WCET assume execução contínua da tarefa, o que não é verdade em grande parte dos algoritmos de escalonamento. Este trabalho propõe o uso de uma abordagem heterogênea em multiprocessadores onde parte dos núcleos operam em regime preemptivo e parte em regime não preemptivo para tentar lidar com as diferentes considerações sobre preempção. As análises realizadas mostram que existe vantagem em usar a abordagem heterogênea.Real-time systems are systems where the correct functioning depends not only on the logically correct response, but also the time when it was given. As the the logic functionality, the application response time could be analyzed to determine the viability of a real-time system. This type of application is increasingly present today and the processing demand is such that complex multi-core processors are needed. It is noticeable that the development of multiprocessor is a long way ahead compared with the techniques of analysis of such systems and is therefore necessary researches to promote more reliability and to reduce over-specified systems. The objective of this work is to promote a solution that considers scheduling in conjunction with the analyzability of the application code. Currently, the real-time research considers the scheduling problem isolated from the WCET (Worst Case Execution Time) problem. Depending on the processor architecture, the values obtained by computing WCET are incompatible with the scheduling model which creates a fundamental contradiction between the assumptions of calculation of WCET and scheduling algorithms. This work proposes the use of a heterogeneous approach where part of the multiprocessor cores operate under preemptive and part on a non-preemptive scheduling. The analysis shows that there are advantages using the heterogeneous approach.198 p.| il., grafs., tabs.porFlorianópolis, SCEngenharia de sistemasAutomaçãoMultiprocessadoresEscalonamentoMemoria cacheUma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadoresinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINAL301047.pdfapplication/pdf1285723https://repositorio.ufsc.br/bitstream/123456789/96473/1/301047.pdffcb30ba5e90539742c71505b32d65921MD51TEXT301047.pdf.txt301047.pdf.txtExtracted Texttext/plain383550https://repositorio.ufsc.br/bitstream/123456789/96473/2/301047.pdf.txtcf17a40e06d1845b3c317104a22977deMD52THUMBNAIL301047.pdf.jpg301047.pdf.jpgGenerated Thumbnailimage/jpeg1084https://repositorio.ufsc.br/bitstream/123456789/96473/3/301047.pdf.jpg730ab2b8ddc42467c35d9edcebf98138MD53123456789/964732016-03-07 15:58:21.546oai:repositorio.ufsc.br:123456789/96473Repositório de PublicaçõesPUBhttp://150.162.242.35/oai/requestopendoar:23732016-03-07T18:58:21Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.pt_BR.fl_str_mv Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
title Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
spellingShingle Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
Starke, Renan Augusto
Engenharia de sistemas
Automação
Multiprocessadores
Escalonamento
Memoria cache
title_short Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
title_full Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
title_fullStr Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
title_full_unstemmed Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
title_sort Uma Abordagem de escalonamento heterogêneo preemptivo e não preemptivo para sistemas de tempo real com garantia em multiprocessadores
author Starke, Renan Augusto
author_facet Starke, Renan Augusto
author_role author
dc.contributor.pt_BR.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Starke, Renan Augusto
dc.contributor.advisor1.fl_str_mv Oliveira, Rômulo Silva de
contributor_str_mv Oliveira, Rômulo Silva de
dc.subject.classification.pt_BR.fl_str_mv Engenharia de sistemas
Automação
Multiprocessadores
Escalonamento
Memoria cache
topic Engenharia de sistemas
Automação
Multiprocessadores
Escalonamento
Memoria cache
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia de Automação e Sistemas
publishDate 2012
dc.date.submitted.pt_BR.fl_str_mv 2012
dc.date.accessioned.fl_str_mv 2012-10-26T12:25:42Z
dc.date.available.fl_str_mv 2012-10-26T12:25:42Z
dc.date.issued.fl_str_mv 2012
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://repositorio.ufsc.br/xmlui/handle/123456789/96473
dc.identifier.other.pt_BR.fl_str_mv 301047
identifier_str_mv 301047
url http://repositorio.ufsc.br/xmlui/handle/123456789/96473
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 198 p.| il., grafs., tabs.
dc.publisher.none.fl_str_mv Florianópolis, SC
publisher.none.fl_str_mv Florianópolis, SC
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/96473/1/301047.pdf
https://repositorio.ufsc.br/bitstream/123456789/96473/2/301047.pdf.txt
https://repositorio.ufsc.br/bitstream/123456789/96473/3/301047.pdf.jpg
bitstream.checksum.fl_str_mv fcb30ba5e90539742c71505b32d65921
cf17a40e06d1845b3c317104a22977de
730ab2b8ddc42467c35d9edcebf98138
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1766804933251694592

Registros relacionados