Efficient caching with history-based preemptive bypassing
Autor(a) principal: | |
---|---|
Data de Publicação: | 2022 |
Tipo de documento: | Dissertação |
Idioma: | eng |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/250014 |
Resumo: | As memórias cache podem responder por mais da metade da área e do consumo de energia em processadores modernos, o que só aumentará com a tendência atual de memórias maiores dentro dos chips. Embora esses componentes sejam muito eficazes quando o padrão de acesso é amigável à cache, as memórias cache ocasionam latências extras e desnecessárias quando não podem fornecer os dados, o que aumenta o desperdício de energia significativamente quando dados que nunca são reutilizados são colocados nelas. Este trabalho apresenta o HBPB, um mecanismo que detecta se um acesso à memória é amigável à cache ou não, permitindo ser feito bypass da cache para acessos que não são reconhecidamente como amigáveis às caches. Nossa abordagem permite que o pro cessador detecte rapidamente quando utilizar a cache não é adequado para um acesso, melhorando de forma geral a latência de acesso à memória e reduzindo o desperdício de energia e a poluição do cache. A solução apresentada alcança reduções de até 75% no consumo de energia e 35% na latência para um microbenchmark customizado e melhorias de energia e desempenho em uma plenitude de aplicações diferentes. |
id |
URGS_9a7d84ad5d256f288254f3716df5f6c2 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/250014 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Krause, Arthur MittmannNavaux, Philippe Olivier AlexandreSilva Junior, Paulo Cesar Santos da2022-10-19T04:48:14Z2022http://hdl.handle.net/10183/250014001151678As memórias cache podem responder por mais da metade da área e do consumo de energia em processadores modernos, o que só aumentará com a tendência atual de memórias maiores dentro dos chips. Embora esses componentes sejam muito eficazes quando o padrão de acesso é amigável à cache, as memórias cache ocasionam latências extras e desnecessárias quando não podem fornecer os dados, o que aumenta o desperdício de energia significativamente quando dados que nunca são reutilizados são colocados nelas. Este trabalho apresenta o HBPB, um mecanismo que detecta se um acesso à memória é amigável à cache ou não, permitindo ser feito bypass da cache para acessos que não são reconhecidamente como amigáveis às caches. Nossa abordagem permite que o pro cessador detecte rapidamente quando utilizar a cache não é adequado para um acesso, melhorando de forma geral a latência de acesso à memória e reduzindo o desperdício de energia e a poluição do cache. A solução apresentada alcança reduções de até 75% no consumo de energia e 35% na latência para um microbenchmark customizado e melhorias de energia e desempenho em uma plenitude de aplicações diferentes.Cache memories can account for more than half of the area and energy consumption on modern processors, which will only increase with the current trend of bigger on-die mem ories. Although these components are very effective when the access pattern is cache friendly, cache memories incur extra and unnecessary latencies when they cannot serve the data, which adds to significant energy wastes when data that is never reused is placed on them. This work introduces HBPB, a mechanism that detects whether a memory access is cache friendly or not, allowing the bypass of the cache for accesses that are not known to be cache-friendly. Our approach allows the processor to quickly detect when caching ac cesses is inadequate, improving overall access latency and reducing energy waste and cache pollution. The presented solution achieves reductions of up to 75% in energy consumption and 35% in latency for a controlled microbenchmark and improvements in power and performance across various workloads.application/pdfengMemoria cacheConsumo de energiaProcessamento : Alto desempenhoCacheMemoryEnergyEfficient caching with history-based preemptive bypassingCaches Eficientes com Bypass Preemptivo Baseado em Histórico info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2022mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001151678.pdf.txt001151678.pdf.txtExtracted Texttext/plain114269http://www.lume.ufrgs.br/bitstream/10183/250014/2/001151678.pdf.txta1a0afcc2b45eb7ddb2a938abb6b428fMD52ORIGINAL001151678.pdfTexto completo (inglês)application/pdf2150775http://www.lume.ufrgs.br/bitstream/10183/250014/1/001151678.pdfa674378be59403db1774b2e15f7b251aMD5110183/2500142022-10-20 04:44:47.029371oai:www.lume.ufrgs.br:10183/250014Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532022-10-20T07:44:47Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Efficient caching with history-based preemptive bypassing |
dc.title.alternative.pt.fl_str_mv |
Caches Eficientes com Bypass Preemptivo Baseado em Histórico |
title |
Efficient caching with history-based preemptive bypassing |
spellingShingle |
Efficient caching with history-based preemptive bypassing Krause, Arthur Mittmann Memoria cache Consumo de energia Processamento : Alto desempenho Cache Memory Energy |
title_short |
Efficient caching with history-based preemptive bypassing |
title_full |
Efficient caching with history-based preemptive bypassing |
title_fullStr |
Efficient caching with history-based preemptive bypassing |
title_full_unstemmed |
Efficient caching with history-based preemptive bypassing |
title_sort |
Efficient caching with history-based preemptive bypassing |
author |
Krause, Arthur Mittmann |
author_facet |
Krause, Arthur Mittmann |
author_role |
author |
dc.contributor.author.fl_str_mv |
Krause, Arthur Mittmann |
dc.contributor.advisor1.fl_str_mv |
Navaux, Philippe Olivier Alexandre |
dc.contributor.advisor-co1.fl_str_mv |
Silva Junior, Paulo Cesar Santos da |
contributor_str_mv |
Navaux, Philippe Olivier Alexandre Silva Junior, Paulo Cesar Santos da |
dc.subject.por.fl_str_mv |
Memoria cache Consumo de energia Processamento : Alto desempenho |
topic |
Memoria cache Consumo de energia Processamento : Alto desempenho Cache Memory Energy |
dc.subject.eng.fl_str_mv |
Cache Memory Energy |
description |
As memórias cache podem responder por mais da metade da área e do consumo de energia em processadores modernos, o que só aumentará com a tendência atual de memórias maiores dentro dos chips. Embora esses componentes sejam muito eficazes quando o padrão de acesso é amigável à cache, as memórias cache ocasionam latências extras e desnecessárias quando não podem fornecer os dados, o que aumenta o desperdício de energia significativamente quando dados que nunca são reutilizados são colocados nelas. Este trabalho apresenta o HBPB, um mecanismo que detecta se um acesso à memória é amigável à cache ou não, permitindo ser feito bypass da cache para acessos que não são reconhecidamente como amigáveis às caches. Nossa abordagem permite que o pro cessador detecte rapidamente quando utilizar a cache não é adequado para um acesso, melhorando de forma geral a latência de acesso à memória e reduzindo o desperdício de energia e a poluição do cache. A solução apresentada alcança reduções de até 75% no consumo de energia e 35% na latência para um microbenchmark customizado e melhorias de energia e desempenho em uma plenitude de aplicações diferentes. |
publishDate |
2022 |
dc.date.accessioned.fl_str_mv |
2022-10-19T04:48:14Z |
dc.date.issued.fl_str_mv |
2022 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/250014 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001151678 |
url |
http://hdl.handle.net/10183/250014 |
identifier_str_mv |
001151678 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/250014/2/001151678.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/250014/1/001151678.pdf |
bitstream.checksum.fl_str_mv |
a1a0afcc2b45eb7ddb2a938abb6b428f a674378be59403db1774b2e15f7b251a |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1797064762470694912 |