Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens

Detalhes bibliográficos
Autor(a) principal: PAULO JOSE DA COSTA CUNHA
Data de Publicação: 2009
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
id BRCRIS_17b02d990531fa5c3f272f496639ebd6
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
title Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
spellingShingle Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
PAULO JOSE DA COSTA CUNHA
title_short Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
title_full Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
title_fullStr Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
title_full_unstemmed Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
title_sort Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens
publishDate 2009
format masterThesis
author_role author
author PAULO JOSE DA COSTA CUNHA
author_facet PAULO JOSE DA COSTA CUNHA
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/5403654151044970
dc.contributor.advisor1.fl_str_mv CARLOS AUGUSTO PAIVA DA SILVA MARTINS
FLAVIA MAGALHAES FREITAS FERREIRA
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/3526961877010261
http://lattes.cnpq.br/6790342959640905
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000000329701647
https://orcid.org/0000-0002-9856-2436
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
instname_str PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de ImagensArquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens2009masterThesisauthorPAULO JOSE DA COSTA CUNHAhttp://lattes.cnpq.br/5403654151044970CARLOS AUGUSTO PAIVA DA SILVA MARTINShttp://lattes.cnpq.br/3526961877010261https://orcid.org/0000000329701647PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv CUNHA, PAULO JOSE DA COSTA. Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens. 2009. Tese.
dc.identifier.citation.fl_str_mv CUNHA, PAULO JOSE DA COSTA. Arquitetura de Hardware Reconfigurável de um Circuito Dedicado para a Realização de Interpolação de Imagens. 2009. Tese.
_version_ 1741883331047325696

Registros relacionados