Shared Memory Verification for Multicore Chip Designs
| Autor(a) principal: | |
|---|---|
| Data de Publicação: | 2020 |
| Tipo de documento: | Dissertação |
| Título da fonte: | Portal de Dados Abertos da CAPES |
| Texto Completo: | https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9849515 |
| id |
BRCRIS_1c737c39537a9174ab8b1f7d1de6a339 |
|---|---|
| network_acronym_str |
CAPES |
| network_name_str |
Portal de Dados Abertos da CAPES |
| dc.title.pt-BR.fl_str_mv |
Shared Memory Verification for Multicore Chip Designs |
| title |
Shared Memory Verification for Multicore Chip Designs |
| spellingShingle |
Shared Memory Verification for Multicore Chip Designs Atomicidade de escrita Store atomicity MARLESON GRAF |
| title_short |
Shared Memory Verification for Multicore Chip Designs |
| title_full |
Shared Memory Verification for Multicore Chip Designs |
| title_fullStr |
Shared Memory Verification for Multicore Chip Designs Shared Memory Verification for Multicore Chip Designs |
| title_full_unstemmed |
Shared Memory Verification for Multicore Chip Designs Shared Memory Verification for Multicore Chip Designs |
| title_sort |
Shared Memory Verification for Multicore Chip Designs |
| topic |
Atomicidade de escrita Store atomicity |
| publishDate |
2020 |
| format |
masterThesis |
| url |
https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9849515 |
| author_role |
author |
| author |
MARLESON GRAF |
| author_facet |
MARLESON GRAF |
| dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/9165469100264214 |
| dc.identifier.orcid.none.fl_str_mv |
https://orcid.org/0000-0003-3636-1126 |
| dc.contributor.advisor1.fl_str_mv |
LUIZ CLAUDIO VILLAR DOS SANTOS |
| dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/7115792628126490 |
| dc.publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
| publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
| instname_str |
UNIVERSIDADE FEDERAL DE SANTA CATARINA |
| dc.publisher.program.fl_str_mv |
CIÊNCIAS DA COMPUTAÇÃO |
| dc.description.course.none.fl_txt_mv |
CIÊNCIAS DA COMPUTAÇÃO |
| reponame_str |
Portal de Dados Abertos da CAPES |
| collection |
Portal de Dados Abertos da CAPES |
| spelling |
CAPESPortal de Dados Abertos da CAPESShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsShared Memory Verification for Multicore Chip DesignsAtomicidade de escrita2020masterThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9849515authorMARLESON GRAFhttp://lattes.cnpq.br/9165469100264214https://orcid.org/0000-0003-3636-1126LUIZ CLAUDIO VILLAR DOS SANTOShttp://lattes.cnpq.br/7115792628126490UNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINACIÊNCIAS DA COMPUTAÇÃOCIÊNCIAS DA COMPUTAÇÃOPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
| identifier_str_mv |
GRAF, MARLESON. Shared Memory Verification for Multicore Chip Designs. 2020. Tese. |
| dc.identifier.citation.fl_str_mv |
GRAF, MARLESON. Shared Memory Verification for Multicore Chip Designs. 2020. Tese. |
| _version_ |
1741883615868878848 |