Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas

Detalhes bibliográficos
Autor(a) principal: Marcos Santana Farias
Data de Publicação: 2020
Tipo de documento: Tese
Título da fonte: Portal de Dados Abertos da CAPES
Texto Completo: https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9396342
id BRCRIS_32e28b7c720e5dd6818bfeaf0cbc35fe
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
title Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
spellingShingle Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
Reconfigurable hardware, FPGA, resilience, fault tolerance
Hardware reconfigurável, FPGA, resiliência, tolerância a falhas
Marcos Santana Farias
title_short Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
title_full Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
title_fullStr Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
title_full_unstemmed Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
title_sort Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas
topic Reconfigurable hardware, FPGA, resilience, fault tolerance
Hardware reconfigurável, FPGA, resiliência, tolerância a falhas
publishDate 2020
format doctoralThesis
url https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9396342
author_role author
author Marcos Santana Farias
author_facet Marcos Santana Farias
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/0603232863410202
dc.contributor.advisor1.fl_str_mv NADIA NEDJAH
PAULO VICTOR RODRIGUES DE CARVALHO
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/5417946704251656
http://lattes.cnpq.br/8486882484125774
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000-0002-9276-8193
https://orcid.org/0000000216566397
dc.publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DO RIO DE JANEIRO
publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DO RIO DE JANEIRO
instname_str UNIVERSIDADE FEDERAL DO RIO DE JANEIRO
dc.publisher.program.fl_str_mv INFORMÁTICA
dc.description.course.none.fl_txt_mv INFORMÁTICA
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasModelagem de Arquitetura de Hardware Resiliente para Aplicações CríticasReconfigurable hardware, FPGA, resilience, fault tolerance2020doctoralThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=9396342authorMarcos Santana Fariashttp://lattes.cnpq.br/0603232863410202NADIA NEDJAHhttp://lattes.cnpq.br/5417946704251656https://orcid.org/0000-0002-9276-8193UNIVERSIDADE FEDERAL DO RIO DE JANEIROUNIVERSIDADE FEDERAL DO RIO DE JANEIROUNIVERSIDADE FEDERAL DO RIO DE JANEIROINFORMÁTICAINFORMÁTICAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv Farias, Marcos Santana. Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas. 2020. Tese.
dc.identifier.citation.fl_str_mv Farias, Marcos Santana. Modelagem de Arquitetura de Hardware Resiliente para Aplicações Críticas. 2020. Tese.
_version_ 1741883946067558400

Registros relacionados