Modelagem analítica de transistores SOI de canal gradual com porta dupla

Detalhes bibliográficos
Autor(a) principal: Ferreira, Francisco Antonio Lunalvo Porfida
Data de Publicação: 2008
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da FEI
Texto Completo: https://repositorio.fei.edu.br/handle/FEI/404
Resumo: Apresenta-se neste trabalho o desenvolvimento de um modelo analítico para transistores nMOSFET de porta dupla (Double-Gate - DG) com canal gradual (Graded-Channel - GC) fabricados em tecnologia Silício sobre Isolante (Silicon-On-Insulator SOI), válido desde o regime de inversão fraca até a inversão forte. A estrutura de porta dupla permite o melhor controle das cargas no canal, resultando em menor ocorrência de efeitos de canal curto, inclinação de sublimiar próxima do ideal, maior corrente de dreno e maior transcondutância. A estrutura de canal gradual consiste na utilização de uma concentração de dopantes assimétrica na região de canal, ou seja, o canal é dividido em duas regiões com concentrações de dopantes distintas, cada qual com seu comprimento, sendo que a região próxima ao dreno possui a concentração de dopantes menor, o que minimiza o campo elétrico perto do dreno. Unidas, estas estruturas apresentam uma série de características desejáveis a circuitos analógicos, como uma significativa melhora na condutância de dreno o que leva a uma maior tensão Early, proporcionando um maior ganho intrínseco. Através do uso de modelos analíticos disponíveis na literatura para transistores de porta dupla, considerando uma estrutura equivalente representada por dois transistores de diferentes concentrações de dopantes ligados em série com portas curto-circuitadas, cada dispositivo simulando uma região do canal do transistor DG GC SOI nMOSFET, obteve-se um primeiro modelo da estrutura completa, de forma iterativa. Comparações entre este modelo iterativo e simulações numéricas bidimensionais demonstraram um excelente ajuste, com erro máximo de 11 %, obtido na curva de transcondutância em função da tensão de porta. Observou-se também que este modelo equivalente ofereceu ótimo ajuste quando comparado a resultados experimentais, com erro máximo de 7 %, novamente na curva de transcondutância. A partir da validação do modelo equivalente frente a resultados de simulação e experimentais, este modelo foi utilizado como base para o desenvolvimento de um modelo analítico. O modelo analítico desenvolvido foi também comparado a simulações bidimensionais e resultados experimentais, apresentando um ótimo ajuste nas características de corrente de dreno versus tensão aplicada e suas derivadas, em todos os regimes de operação.
id FEI_5265cb2629852386af79249e0b9e1964
oai_identifier_str oai:repositorio.fei.edu.br:FEI/404
network_acronym_str FEI
network_name_str Biblioteca Digital de Teses e Dissertações da FEI
repository_id_str
spelling Ferreira, Francisco Antonio Lunalvo PorfidaPavanello, M. A.2019-03-20T14:00:49Z2019-03-20T14:00:49Z2008FERREIRA, Francisco Antonio Lunalvo Porfida. <b> Modelagem analítica de transistores SOI de canal gradual com porta dupla. </b> 2008. 122 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da Fei, São Bernardo do Campo, 2008 Disponível em: <http://sofia.fei.edu.br/tede/tde_busca/arquivo.php?codArquivo=48>. Acesso em: 6 maio 2009.https://repositorio.fei.edu.br/handle/FEI/404Apresenta-se neste trabalho o desenvolvimento de um modelo analítico para transistores nMOSFET de porta dupla (Double-Gate - DG) com canal gradual (Graded-Channel - GC) fabricados em tecnologia Silício sobre Isolante (Silicon-On-Insulator SOI), válido desde o regime de inversão fraca até a inversão forte. A estrutura de porta dupla permite o melhor controle das cargas no canal, resultando em menor ocorrência de efeitos de canal curto, inclinação de sublimiar próxima do ideal, maior corrente de dreno e maior transcondutância. A estrutura de canal gradual consiste na utilização de uma concentração de dopantes assimétrica na região de canal, ou seja, o canal é dividido em duas regiões com concentrações de dopantes distintas, cada qual com seu comprimento, sendo que a região próxima ao dreno possui a concentração de dopantes menor, o que minimiza o campo elétrico perto do dreno. Unidas, estas estruturas apresentam uma série de características desejáveis a circuitos analógicos, como uma significativa melhora na condutância de dreno o que leva a uma maior tensão Early, proporcionando um maior ganho intrínseco. Através do uso de modelos analíticos disponíveis na literatura para transistores de porta dupla, considerando uma estrutura equivalente representada por dois transistores de diferentes concentrações de dopantes ligados em série com portas curto-circuitadas, cada dispositivo simulando uma região do canal do transistor DG GC SOI nMOSFET, obteve-se um primeiro modelo da estrutura completa, de forma iterativa. Comparações entre este modelo iterativo e simulações numéricas bidimensionais demonstraram um excelente ajuste, com erro máximo de 11 %, obtido na curva de transcondutância em função da tensão de porta. Observou-se também que este modelo equivalente ofereceu ótimo ajuste quando comparado a resultados experimentais, com erro máximo de 7 %, novamente na curva de transcondutância. A partir da validação do modelo equivalente frente a resultados de simulação e experimentais, este modelo foi utilizado como base para o desenvolvimento de um modelo analítico. O modelo analítico desenvolvido foi também comparado a simulações bidimensionais e resultados experimentais, apresentando um ótimo ajuste nas características de corrente de dreno versus tensão aplicada e suas derivadas, em todos os regimes de operação.This work presents the development of an analytical model for double gate (DG) nMOSFET transistors with graded channel (GC) Silicon-on-insulator (SOI) technology manufactured, valid from weak inversion to strong inversion. The double gate structure allows optimum charge control in the channel, resulting in lower occurrence of short-channel effects, subthreshold slope close to ideal, greater drain current and greater transconductance. The graded channel structure consists in the use of the asymmetrical doping in the channel region, the channel is divided into two regions with distinct doping concentrations, each one with its channel length, and the area near the drain has the lowest doping concentration, what minimizes the electric field close to the drain. Joined these structures presents a series of desirable characteristics for analog circuits, as a significant improvement in the drain conductance that leads to greater Early voltage, providing greater intrinsic gain. Through the use of double gate analytical models available in the literature, considering an equivalent structure represented by two transistors with different doping concentration in series with short-circuited gates, each device simulating a DG GC SOI nMOSFET transistor channel region, one obtains a first model of the complete structure, in an iterative form. Comparisons between this model and iterative two-dimensional numerical simulations showed an excellent adjustment, with a maximun error of 11%, obtained in the transconductance as a function of the gate voltage curve. It was also observed that this model offered great equivalent adjustment when compared to experimental results, with a maximum error of 7%, again in the transconductance curve. From the validation of the model equivalent front of the simulation results and experimental, this model was used as a basis for the development of an analytical model. The developed analytical model was compared with bidimensional simulations and experimental results presenting an excellent adjustment in the characteristics drain current versus applied voltage and its derivatives, in all regimes of operation.porpt_BRCentro Universitário da FEI, São Bernardo do CampoTransistoresModelagem analítica de transistores SOI de canal gradual com porta duplainfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Biblioteca Digital de Teses e Dissertações da FEIinstname:Centro Universitário da Fundação Educacional Inaciana (FEI)instacron:FEIinfo:eu-repo/semantics/openAccessORIGINALfulltext.pdffulltext.pdfapplication/pdf6470899https://repositorio.fei.edu.br/bitstream/FEI/404/2/fulltext.pdf2dea7a03b39bbc19b929879887b21d29MD52TEXTfulltext.pdf.txtfulltext.pdf.txtExtracted texttext/plain177425https://repositorio.fei.edu.br/bitstream/FEI/404/3/fulltext.pdf.txt0a9b8a6749b5b2b3cff58c7c63a3c0a7MD53THUMBNAILfulltext.pdf.jpgfulltext.pdf.jpgGenerated Thumbnailimage/jpeg1166https://repositorio.fei.edu.br/bitstream/FEI/404/4/fulltext.pdf.jpgc3180c22174fa2d9b35d50c67d87d4a6MD54FEI/4042019-05-07 13:58:29.696Biblioteca Digital de Teses e Dissertaçõeshttp://sofia.fei.edu.br/pergamum/biblioteca/PRI
dc.title.pt_BR.fl_str_mv Modelagem analítica de transistores SOI de canal gradual com porta dupla
title Modelagem analítica de transistores SOI de canal gradual com porta dupla
spellingShingle Modelagem analítica de transistores SOI de canal gradual com porta dupla
Ferreira, Francisco Antonio Lunalvo Porfida
Transistores
title_short Modelagem analítica de transistores SOI de canal gradual com porta dupla
title_full Modelagem analítica de transistores SOI de canal gradual com porta dupla
title_fullStr Modelagem analítica de transistores SOI de canal gradual com porta dupla
title_full_unstemmed Modelagem analítica de transistores SOI de canal gradual com porta dupla
title_sort Modelagem analítica de transistores SOI de canal gradual com porta dupla
author Ferreira, Francisco Antonio Lunalvo Porfida
author_facet Ferreira, Francisco Antonio Lunalvo Porfida
author_role author
dc.contributor.author.fl_str_mv Ferreira, Francisco Antonio Lunalvo Porfida
dc.contributor.advisor1.fl_str_mv Pavanello, M. A.
contributor_str_mv Pavanello, M. A.
dc.subject.por.fl_str_mv Transistores
topic Transistores
description Apresenta-se neste trabalho o desenvolvimento de um modelo analítico para transistores nMOSFET de porta dupla (Double-Gate - DG) com canal gradual (Graded-Channel - GC) fabricados em tecnologia Silício sobre Isolante (Silicon-On-Insulator SOI), válido desde o regime de inversão fraca até a inversão forte. A estrutura de porta dupla permite o melhor controle das cargas no canal, resultando em menor ocorrência de efeitos de canal curto, inclinação de sublimiar próxima do ideal, maior corrente de dreno e maior transcondutância. A estrutura de canal gradual consiste na utilização de uma concentração de dopantes assimétrica na região de canal, ou seja, o canal é dividido em duas regiões com concentrações de dopantes distintas, cada qual com seu comprimento, sendo que a região próxima ao dreno possui a concentração de dopantes menor, o que minimiza o campo elétrico perto do dreno. Unidas, estas estruturas apresentam uma série de características desejáveis a circuitos analógicos, como uma significativa melhora na condutância de dreno o que leva a uma maior tensão Early, proporcionando um maior ganho intrínseco. Através do uso de modelos analíticos disponíveis na literatura para transistores de porta dupla, considerando uma estrutura equivalente representada por dois transistores de diferentes concentrações de dopantes ligados em série com portas curto-circuitadas, cada dispositivo simulando uma região do canal do transistor DG GC SOI nMOSFET, obteve-se um primeiro modelo da estrutura completa, de forma iterativa. Comparações entre este modelo iterativo e simulações numéricas bidimensionais demonstraram um excelente ajuste, com erro máximo de 11 %, obtido na curva de transcondutância em função da tensão de porta. Observou-se também que este modelo equivalente ofereceu ótimo ajuste quando comparado a resultados experimentais, com erro máximo de 7 %, novamente na curva de transcondutância. A partir da validação do modelo equivalente frente a resultados de simulação e experimentais, este modelo foi utilizado como base para o desenvolvimento de um modelo analítico. O modelo analítico desenvolvido foi também comparado a simulações bidimensionais e resultados experimentais, apresentando um ótimo ajuste nas características de corrente de dreno versus tensão aplicada e suas derivadas, em todos os regimes de operação.
publishDate 2008
dc.date.issued.fl_str_mv 2008
dc.date.accessioned.fl_str_mv 2019-03-20T14:00:49Z
dc.date.available.fl_str_mv 2019-03-20T14:00:49Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv FERREIRA, Francisco Antonio Lunalvo Porfida. <b> Modelagem analítica de transistores SOI de canal gradual com porta dupla. </b> 2008. 122 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da Fei, São Bernardo do Campo, 2008 Disponível em: <http://sofia.fei.edu.br/tede/tde_busca/arquivo.php?codArquivo=48>. Acesso em: 6 maio 2009.
dc.identifier.uri.fl_str_mv https://repositorio.fei.edu.br/handle/FEI/404
identifier_str_mv FERREIRA, Francisco Antonio Lunalvo Porfida. <b> Modelagem analítica de transistores SOI de canal gradual com porta dupla. </b> 2008. 122 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da Fei, São Bernardo do Campo, 2008 Disponível em: <http://sofia.fei.edu.br/tede/tde_busca/arquivo.php?codArquivo=48>. Acesso em: 6 maio 2009.
url https://repositorio.fei.edu.br/handle/FEI/404
dc.language.iso.fl_str_mv por
pt_BR
language por
language_invalid_str_mv pt_BR
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Centro Universitário da FEI, São Bernardo do Campo
publisher.none.fl_str_mv Centro Universitário da FEI, São Bernardo do Campo
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da FEI
instname:Centro Universitário da Fundação Educacional Inaciana (FEI)
instacron:FEI
instname_str Centro Universitário da Fundação Educacional Inaciana (FEI)
instacron_str FEI
institution FEI
reponame_str Biblioteca Digital de Teses e Dissertações da FEI
collection Biblioteca Digital de Teses e Dissertações da FEI
bitstream.url.fl_str_mv https://repositorio.fei.edu.br/bitstream/FEI/404/2/fulltext.pdf
https://repositorio.fei.edu.br/bitstream/FEI/404/3/fulltext.pdf.txt
https://repositorio.fei.edu.br/bitstream/FEI/404/4/fulltext.pdf.jpg
bitstream.checksum.fl_str_mv 2dea7a03b39bbc19b929879887b21d29
0a9b8a6749b5b2b3cff58c7c63a3c0a7
c3180c22174fa2d9b35d50c67d87d4a6
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv
repository.mail.fl_str_mv
_version_ 1734750994398445568