Estudo do comprimento efetivo de canal em transistores soi sem junções

• Autor(a) principal: Silva, Éverton Matheus da
• Data de Publicação: 2024
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da FEI
• Texto Completo: https://repositorio.fei.edu.br/handle/FEI/5361
• topic: Transistor MOS sem junções; Junctionless nanowires; Comprimento efetivo de canal; Capacitância de porta

Desde meados da década de 60, os MOSFET (Metal-Oxide-Semiconductor-Field Efect Transistor) constituem o mais importante componente utilizado em circuitos eletrônicos. Com a contínua redução do tamanho dos dispositivos, buscando-se aumentar a capacidade de processamento sem grande incremento na área dos chips e em sua potência elétrica dissipada, diversos efeitos indesejáveis começam a ser observados. Tais efeitos são denominados de canal curto (SCEs) e se devem à redução do controle da porta sobre as cargas de depleção geradas na região do canal, devido ao aumento da influência das regiões de depleção de fonte e dreno sobre as cargas na região de canal. Diversas tecnologias foram desenvolvidas visando proporcionar uma maior imunidade aos SCEs, como os transistores de múltiplas portas e a tecnologia silício-sobre-isolante (SOI). Entretanto, a fabricação de transistores de dimensões extremamente reduzidas (sub-20 nm) começa a apresentar outros gargalos como a formação das junções de fonte e dreno sem a difusão de dopantes para o interior da região de canal. Assim, foi desenvolvido um novo dispositivo, denominado Transistor Sem Junções (Junctionless Nanowire Transistor – JNT), em que o tipo de dopantes é o mesmo nas regiões de fonte, canal e dreno. Este transistor usualmente tem múltiplas portas e é fabricado em tecnologia SOI. Diferentemente dos transistores convencionais que operam em regime de inversão, transistores sem junções operam em regime de depleção parcial e acumulação. Assim, considerando um dispositivo construido com um nanofio tipo N, para tensão de porta igual a zero, toda a camada de silício na região de canal se encontra depletada. Conforme se aumenta a tensão de porta, a região de depleção diminui, permitindo a formação de um canal de condução (Componente de corrente de corpo Icp). Devido à ausência de junções e ao modo de funcionamento, quando polarizado em regime de sublimiar, a região de depleção de canal que impede a condução se estende em direção às regiões de fonte e dreno, de modo a aumentar o comprimento efetivo do dispositivo, reduzindo a ocorrência de efeitos de canal curto. Atualmente, não existem metodos experimentais maduros citados na teoria para a extração do comprimento efetivo de canal no JNT, logo, neste trabalho é apresentado um método de extração do comprimento efetivo de canal a partir da capacitância de porta em transistores MOS sem junções. Foi avaliada a relação de dependência entre o comprimento efetivo de canal e o valor da capacitancia de porta, tanto de forma experimental, quanto através de simulações numéricas, através do simulador Sentaurus device. Os resultados obtidos indicam que o comprimento efetivo de canal é da ordem de 10 a 15 nm superior ao comprimento da máscara, considerando estruturas operando em modo acumulação com tensão de dreno VDS = 50mV, comprimentos de canal de máscara variando entre 30nm e 100nm e comprimentos de fonte e dreno variando entre 5nm e 30nm para estruturas simuladas com e sem espaçadores e estruturas físicas com comprimentos de canal de 10um e 100nm com 50 fins paralelos e largura do fin de 1um, sendo estas com espaçadores e comprimento de fonte e dreno de 15nm, os resultados obtidos apresentam características que podem ser extremamente importantes em nós tecnológicos avançados