Modelagem, simulação e caracterização elétrica da associação série assimétrica de transistores SOI

• Autor(a) principal: Assalti, R.
• Data de Publicação: 2018
• Tipo de documento: Tese
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da FEI
• Texto Completo: https://repositorio.fei.edu.br/handle/FEI/310
• topic: Circuitos analógicos; Transistor de efeito de campo de metal-óxido semicondutor; Ruído

Este trabalho tem como objetivo o estudo do desempenho analógico da associação série assimétrica (A-SC) composta por transistores planares e de múltiplas portas em tecnologia Silício-Sobre-Isolante (SOI). A estrutura A-SC é uma configuração composta por dois transistores de tensões de limiar distintas associados em série com as portas curtocircuitadas. Esta estrutura permite uma série de benefícios do ponto de vista analógico, tais como maior transcondutância e tensão de ruptura de dreno, além de menor condutância de dreno comparativamente aos transistores isolados de mesmo comprimento total de canal. Um dos limitantes em circuitos analógicos é o ruído de baixa frequência, que se trata de uma perturbação na corrente ou na tensão gerada pela própria estrutura física do dispositivo. Foi verificada a presença de ruído flicker na estrutura A-SC, tendo sua origem ligada às flutuações no número de portadores, bem como ruído Lorentzian. Foi provado que o ruído da estrutura A-SC é governado pelo transistor próximo à fonte, porém com ligeiro incremento do ruído comparativamente aos transistores isolados, o qual está relacionado à maior densidade efetiva de armadilhas. Foi realizada também uma comparação de desempenho entre o transistor de canal gradual (GC) e a estrutura A-SC em alguns circuitos analógicos básicos. O transistor GC apresentou maior ganho de tensão em malha aberta em amplificadores fonte comum com incremento de até 8 dB em relação à estrutura A-SC. No entanto, a estrutura A-SC exibiu um melhor desempenho em amplificadores dreno comum (ganho de tensão mais próximo da unidade) e espelhos de corrente fonte comum (maior excursão do sinal de saída e melhor precisão de espelhamento). Constatou-se que a combinação série de um transistor planar estreito próximo à fonte e de um transistor planar largo próximo ao dreno dobrou a tensão Early comparativamente à estrutura A-SC composta por transistores de mesma largura de canal. Foi também desenvolvido um modelo analítico de corrente de dreno para a estrutura ASC composta por transistores SOI MOS planares, onde uma boa concordância foi obtida tanto em função da tensão de porta quanto da tensão de dreno, com erro inferior a 11% na corrente de dreno. Em transistores de múltiplas portas com canal não dopado, tais como nanofios, observou-se que o aumento da polarização de substrato elevou a diferença entre as tensões de limiar dos nanofios próximos à fonte e ao dreno de larguras de canal distintas, incrementando o ganho de tensão em 13 dB ao variar a tensão de substrato de -12 a 12 V. Ao polarizar os nanofios em regime de sublimiar, o desempenho analógico da estrutura A-SC foi superior aos transistores isolados, especialmente com o estreitamento do nanofio próximo à fonte, sendo constatado um aumento de até 20 dB no ganho de tensão para uma mesma potência dissipada. Por fim, com os nanofios operando como amplificadores, foi obtida uma melhor linearidade para as estruturas A-SC ao considerar uma mesma amplitude do sinal de saída, onde, no melhor caso, foi possível aplicar um sinal de entrada senoidal de amplitude superior a 50 mV com reduzida distorção harmônica.