Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência
Autor(a) principal: | |
---|---|
Data de Publicação: | 2022 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Comum do Brasil - Deposita |
Texto Completo: | https://deposita.ibict.br/handle/deposita/431 |
Resumo: | O Sistema de inferência fuzzy tipo-2 apresenta um desempenho superior em relação a outros métodos para aplicações em sistemas com incerteza. Este trabalho apresenta a arquitetura de um SIF (System Inference Fuzzy) tipo-2 que tem como objetivo utilizar a função de pertinência trapezoidal que garante circuitos mais rápidos e simples. A arquitetura implementada em FPGA (Field Programmable Gate Array) consiste em cinco blocos, fuzzificador, inferência, base de regras, tipo-redutor e defuzzificador. O hardware apresentado consiste em duas entradas de 8 bits com três funções de pertinência trapezoidais para cada entrada, nove regras e uma saída de 8 bits com três funções de pertinência. Os resultados da implementação em Verilog são comparados com a mesma arquitetura implementada no Matlab® utilizando a Toolbox para type-2 fuzzy. |
id |
IBICT-1_5dd952306a5de7512dfa7b682a466c28 |
---|---|
oai_identifier_str |
oai:https://deposita.ibict.br:deposita/431 |
network_acronym_str |
IBICT-1 |
network_name_str |
Repositório Comum do Brasil - Deposita |
repository_id_str |
4658 |
spelling |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinênciaFPGAFunção de pertinência trapezoidalSistema de inferência fuzzy tipo-2ENGENHARIASENGENHARIA ELÉTRICAO Sistema de inferência fuzzy tipo-2 apresenta um desempenho superior em relação a outros métodos para aplicações em sistemas com incerteza. Este trabalho apresenta a arquitetura de um SIF (System Inference Fuzzy) tipo-2 que tem como objetivo utilizar a função de pertinência trapezoidal que garante circuitos mais rápidos e simples. A arquitetura implementada em FPGA (Field Programmable Gate Array) consiste em cinco blocos, fuzzificador, inferência, base de regras, tipo-redutor e defuzzificador. O hardware apresentado consiste em duas entradas de 8 bits com três funções de pertinência trapezoidais para cada entrada, nove regras e uma saída de 8 bits com três funções de pertinência. Os resultados da implementação em Verilog são comparados com a mesma arquitetura implementada no Matlab® utilizando a Toolbox para type-2 fuzzy.The fuzzy type-2 fuzzy inference system presents a superior performance in relation to other methods for applications in systems with uncertainty. This work presents the architecture of a SIF type-2 that aims to use the trapezoidal membership function that ensures faster and simpler circuits. The architecture implemented in FPGA consists of five blocks, fuzzifier, inference, rule base, type-reductor and defuzzifier. The hardware presented consists of two 8-bit inputs with three trapezoidal membership functions for each input, nine rules and an 8-bit output with three membership functions. The Verilog implementation results are compared with the same architecture implemented in Matlab® using the Toolbox for type-2 fuzzy.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESUniversidade Federal de Itajubá - UNIFEIUniversidade Federal de Itajubá - UNIFEIBrasilIESTI - Instituto de Engenharia de Sistemas e Tecnologia da InformaçãoSouza, Gabriel Antônio Fanelli deMoreno, Robson LuizTeixeira, Aline Aires2023-09-20T13:18:17Z2022info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://deposita.ibict.br/handle/deposita/431porinfo:eu-repo/semantics/openAccessreponame:Repositório Comum do Brasil - Depositainstname:Instituto Brasileiro de Informação em Ciência e Tecnologia (Ibict)instacron:IBICT2023-09-20T13:18:17Zoai:https://deposita.ibict.br:deposita/431Repositório ComumPUBhttp://deposita.ibict.br/oai/requestdeposita@ibict.bropendoar:46582023-09-20T13:18:17Repositório Comum do Brasil - Deposita - Instituto Brasileiro de Informação em Ciência e Tecnologia (Ibict)false |
dc.title.none.fl_str_mv |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
title |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
spellingShingle |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência Teixeira, Aline Aires FPGA Função de pertinência trapezoidal Sistema de inferência fuzzy tipo-2 ENGENHARIAS ENGENHARIA ELÉTRICA |
title_short |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
title_full |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
title_fullStr |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
title_full_unstemmed |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
title_sort |
Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência |
author |
Teixeira, Aline Aires |
author_facet |
Teixeira, Aline Aires |
author_role |
author |
dc.contributor.none.fl_str_mv |
Souza, Gabriel Antônio Fanelli de Moreno, Robson Luiz |
dc.contributor.author.fl_str_mv |
Teixeira, Aline Aires |
dc.subject.por.fl_str_mv |
FPGA Função de pertinência trapezoidal Sistema de inferência fuzzy tipo-2 ENGENHARIAS ENGENHARIA ELÉTRICA |
topic |
FPGA Função de pertinência trapezoidal Sistema de inferência fuzzy tipo-2 ENGENHARIAS ENGENHARIA ELÉTRICA |
description |
O Sistema de inferência fuzzy tipo-2 apresenta um desempenho superior em relação a outros métodos para aplicações em sistemas com incerteza. Este trabalho apresenta a arquitetura de um SIF (System Inference Fuzzy) tipo-2 que tem como objetivo utilizar a função de pertinência trapezoidal que garante circuitos mais rápidos e simples. A arquitetura implementada em FPGA (Field Programmable Gate Array) consiste em cinco blocos, fuzzificador, inferência, base de regras, tipo-redutor e defuzzificador. O hardware apresentado consiste em duas entradas de 8 bits com três funções de pertinência trapezoidais para cada entrada, nove regras e uma saída de 8 bits com três funções de pertinência. Os resultados da implementação em Verilog são comparados com a mesma arquitetura implementada no Matlab® utilizando a Toolbox para type-2 fuzzy. |
publishDate |
2022 |
dc.date.none.fl_str_mv |
2022 2023-09-20T13:18:17Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://deposita.ibict.br/handle/deposita/431 |
url |
https://deposita.ibict.br/handle/deposita/431 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Federal de Itajubá - UNIFEI Universidade Federal de Itajubá - UNIFEI Brasil IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação |
publisher.none.fl_str_mv |
Universidade Federal de Itajubá - UNIFEI Universidade Federal de Itajubá - UNIFEI Brasil IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação |
dc.source.none.fl_str_mv |
reponame:Repositório Comum do Brasil - Deposita instname:Instituto Brasileiro de Informação em Ciência e Tecnologia (Ibict) instacron:IBICT |
instname_str |
Instituto Brasileiro de Informação em Ciência e Tecnologia (Ibict) |
instacron_str |
IBICT |
institution |
IBICT |
reponame_str |
Repositório Comum do Brasil - Deposita |
collection |
Repositório Comum do Brasil - Deposita |
repository.name.fl_str_mv |
Repositório Comum do Brasil - Deposita - Instituto Brasileiro de Informação em Ciência e Tecnologia (Ibict) |
repository.mail.fl_str_mv |
deposita@ibict.br |
_version_ |
1811810876364161024 |