ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP
Autor(a) principal: | |
---|---|
Data de Publicação: | 2012 |
Outros Autores: | |
Tipo de documento: | Artigo |
Idioma: | por |
Título da fonte: | Holos |
Texto Completo: | http://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/807 |
Resumo: | Este artigo trata da utilização de métodos formais na especificação de topologias para redes em chip. As redes em chip apresentam similaridades com as redes tradicionais, entretanto, por estarem inseridas em sistemas embarcados apresentam características mais restritivas do ponto de vista de espaço, consumo de energia e latência. A topologia descreve o fluxo de dados através da rede e a estrutura física de como os dispositivos estão conectados, bem como, pode determinar o grau de escalabilidade e o desempenho de um sistema como todo. Este artigo apresenta especificações de topologias de redes em chip, relevantes para o projeto de sistemas embarcados, as quais poderão ser utilizadas no processo de síntese de alto nível. |
id |
IFRN-3_0772d569c1046737d462f15606ea8f35 |
---|---|
oai_identifier_str |
oai:holos.ifrn.edu.br:article/807 |
network_acronym_str |
IFRN-3 |
network_name_str |
Holos |
repository_id_str |
|
spelling |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIPEste artigo trata da utilização de métodos formais na especificação de topologias para redes em chip. As redes em chip apresentam similaridades com as redes tradicionais, entretanto, por estarem inseridas em sistemas embarcados apresentam características mais restritivas do ponto de vista de espaço, consumo de energia e latência. A topologia descreve o fluxo de dados através da rede e a estrutura física de como os dispositivos estão conectados, bem como, pode determinar o grau de escalabilidade e o desempenho de um sistema como todo. Este artigo apresenta especificações de topologias de redes em chip, relevantes para o projeto de sistemas embarcados, as quais poderão ser utilizadas no processo de síntese de alto nível.Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte2012-03-05info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttp://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/80710.15628/holos.2012.807HOLOS; v. 1 (2012); 157-1631807-1600reponame:Holosinstname:Instituto Federal do Rio Grande do Norte (IFRN)instacron:IFRNporhttp://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/807/516Copyright (c) 2016 HOLOSinfo:eu-repo/semantics/openAccessSantos, Eliselma Vieira dosRamos, Karla Darlene Nepomuceno2022-05-01T20:39:25Zoai:holos.ifrn.edu.br:article/807Revistahttp://www2.ifrn.edu.br/ojs/index.php/HOLOSPUBhttp://www2.ifrn.edu.br/ojs/index.php/HOLOS/oaiholos@ifrn.edu.br||jyp.leite@ifrn.edu.br||propi@ifrn.edu.br1807-16001518-1634opendoar:2022-05-01T20:39:25Holos - Instituto Federal do Rio Grande do Norte (IFRN)false |
dc.title.none.fl_str_mv |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
title |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
spellingShingle |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP Santos, Eliselma Vieira dos |
title_short |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
title_full |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
title_fullStr |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
title_full_unstemmed |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
title_sort |
ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP |
author |
Santos, Eliselma Vieira dos |
author_facet |
Santos, Eliselma Vieira dos Ramos, Karla Darlene Nepomuceno |
author_role |
author |
author2 |
Ramos, Karla Darlene Nepomuceno |
author2_role |
author |
dc.contributor.author.fl_str_mv |
Santos, Eliselma Vieira dos Ramos, Karla Darlene Nepomuceno |
description |
Este artigo trata da utilização de métodos formais na especificação de topologias para redes em chip. As redes em chip apresentam similaridades com as redes tradicionais, entretanto, por estarem inseridas em sistemas embarcados apresentam características mais restritivas do ponto de vista de espaço, consumo de energia e latência. A topologia descreve o fluxo de dados através da rede e a estrutura física de como os dispositivos estão conectados, bem como, pode determinar o grau de escalabilidade e o desempenho de um sistema como todo. Este artigo apresenta especificações de topologias de redes em chip, relevantes para o projeto de sistemas embarcados, as quais poderão ser utilizadas no processo de síntese de alto nível. |
publishDate |
2012 |
dc.date.none.fl_str_mv |
2012-03-05 |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion |
format |
article |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/807 10.15628/holos.2012.807 |
url |
http://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/807 |
identifier_str_mv |
10.15628/holos.2012.807 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
http://www2.ifrn.edu.br/ojs/index.php/HOLOS/article/view/807/516 |
dc.rights.driver.fl_str_mv |
Copyright (c) 2016 HOLOS info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Copyright (c) 2016 HOLOS |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte |
publisher.none.fl_str_mv |
Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte |
dc.source.none.fl_str_mv |
HOLOS; v. 1 (2012); 157-163 1807-1600 reponame:Holos instname:Instituto Federal do Rio Grande do Norte (IFRN) instacron:IFRN |
instname_str |
Instituto Federal do Rio Grande do Norte (IFRN) |
instacron_str |
IFRN |
institution |
IFRN |
reponame_str |
Holos |
collection |
Holos |
repository.name.fl_str_mv |
Holos - Instituto Federal do Rio Grande do Norte (IFRN) |
repository.mail.fl_str_mv |
holos@ifrn.edu.br||jyp.leite@ifrn.edu.br||propi@ifrn.edu.br |
_version_ |
1798951618857664512 |