Síntese automática de controladores assíncronos modo rajada estendida com relógio local

• Autor(a) principal: Diego Penteado Nunes Pinto Bompean
• Data de Publicação: 2013
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações do ITA
• Texto Completo: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2859
• topic: Controladores; Circuitos assíncronos; Circuitos lógicos; Microeletrônica; Engenharia eletrônica

Controladores baseados em Máquinas de Estados Finitos (MEF) são muito empregadas para projetos de unidades de controle. Porém devido aos requisitos relacionados aos sistemas assíncronos, como necessidade de tratamento de hazards e corridas críticas, sistemas do paradigma síncrono são mais utilizados. Nesta tese, uma metodologia de projeto para controladores com relógio local é proposta. O método de relógio local reduz os requisitos da lógica assíncrona e a viabiliza para síntese em dispositivos lógicos programáveis. Este método é caracterizado pelas maiores vantagens de ambos os paradigmas, síncrono e assíncrono. A principal vantagem de um controlador síncrono é sua robustez contra hazards e corridas, porém seu maior problema é a energia gasta na geração de um sinal de relógio periódico e também energia perdida em bordas não utilizadas. Neste estilo de projeto, uma função de relógio local é gerada, assincronamente, somente quando uma variável de entrada ativar uma mudança de estado. É proposta uma ferramenta de síntese automática, chamada Sicarelo (Síntese Automática de Controladores Assíncronos de Relógio Local), que sintetiza controladores BM (Modo Rajada) e XBM (Modo Rajada Estendido) de forma otimizada. O método apresentado soluciona os conflitos de forma eficiente utilizando Algoritmo Genético, conforme apresentado nesta dissertação.