Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR
Autor(a) principal: | |
---|---|
Data de Publicação: | 2014 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações do ITA |
Texto Completo: | http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3110 |
Resumo: | O trabalho apresentado nessa dissertação teve por foco o estudo de métodos de emprego da Transforma de Fourier, motivado pela aplicação em processadores de radares SAR, propondo descrições em VHDL sintetizáveis. Arquiteturas de acordo com os métodos Decimation In Time e Decimation In Frequency foram propostas e sintetizadas em FPGA, sendo os métodos DIT Radix-4 e DIF Radix-22 SDF estudados em detalhes. O equacionamento matemático foi devidamente apresentado, buscando familiarizar o leitor com formas de abordagem para transformação de DFTs em FFTs. Por fim demonstrou-se as vantagens do método DIF Radix-22 SDF em relação aos demais encontrados na literatura, realizando um maior detalhamento do seu funcionamento e aplicando o mesmo como elemento coprocessador de um processador Narrow Focus para radares SAR. Realizou-se ainda essa etapa de coprocessamento através de comunicação Ethernet também sintetizada em FPGA, apresentando nessa dissertação conceitos básicos sobre este protocolo de comunicação. Os resultados finais são então apresentados a respeito dos tempos de processamento da FFT e dos resultados obtidos em comparação com a transformada obtida pela ferramenta MATLAB, indicando possíveis adaptações a arquitetura proposta, sugerindo trabalhos futuros tanto na área da FFT e processamento de radares SAR, como estudos a respeito da comunicação entre computador e placa FPGA, como foi o exemplo do modelo Ethernet adotado. |
id |
ITA_d90f44afeb6ec8e693de29d685bb8a5e |
---|---|
oai_identifier_str |
oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:3110 |
network_acronym_str |
ITA |
network_name_str |
Biblioteca Digital de Teses e Dissertações do ITA |
spelling |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SARArquitetura de microprocessadoresFPGAVHDL (linguagem de programação)Transformada de FourierRadar de abertura sintéticaTelecomunicaçõesEngenharia eletrônicaComputaçãoO trabalho apresentado nessa dissertação teve por foco o estudo de métodos de emprego da Transforma de Fourier, motivado pela aplicação em processadores de radares SAR, propondo descrições em VHDL sintetizáveis. Arquiteturas de acordo com os métodos Decimation In Time e Decimation In Frequency foram propostas e sintetizadas em FPGA, sendo os métodos DIT Radix-4 e DIF Radix-22 SDF estudados em detalhes. O equacionamento matemático foi devidamente apresentado, buscando familiarizar o leitor com formas de abordagem para transformação de DFTs em FFTs. Por fim demonstrou-se as vantagens do método DIF Radix-22 SDF em relação aos demais encontrados na literatura, realizando um maior detalhamento do seu funcionamento e aplicando o mesmo como elemento coprocessador de um processador Narrow Focus para radares SAR. Realizou-se ainda essa etapa de coprocessamento através de comunicação Ethernet também sintetizada em FPGA, apresentando nessa dissertação conceitos básicos sobre este protocolo de comunicação. Os resultados finais são então apresentados a respeito dos tempos de processamento da FFT e dos resultados obtidos em comparação com a transformada obtida pela ferramenta MATLAB, indicando possíveis adaptações a arquitetura proposta, sugerindo trabalhos futuros tanto na área da FFT e processamento de radares SAR, como estudos a respeito da comunicação entre computador e placa FPGA, como foi o exemplo do modelo Ethernet adotado.Instituto Tecnológico de AeronáuticaRoberto D'AmoreMatheus Torres Alvarenga Silva2014-11-26info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3110reponame:Biblioteca Digital de Teses e Dissertações do ITAinstname:Instituto Tecnológico de Aeronáuticainstacron:ITAporinfo:eu-repo/semantics/openAccessapplication/pdf2019-02-02T14:05:03Zoai:agregador.ibict.br.BDTD_ITA:oai:ita.br:3110http://oai.bdtd.ibict.br/requestopendoar:null2020-05-28 19:41:01.823Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáuticatrue |
dc.title.none.fl_str_mv |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
title |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
spellingShingle |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR Matheus Torres Alvarenga Silva Arquitetura de microprocessadores FPGA VHDL (linguagem de programação) Transformada de Fourier Radar de abertura sintética Telecomunicações Engenharia eletrônica Computação |
title_short |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
title_full |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
title_fullStr |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
title_full_unstemmed |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
title_sort |
Descrição e síntese de uma arquitetura em FPGA para o cálculo de FFT aplicada na geração de imagens SAR |
author |
Matheus Torres Alvarenga Silva |
author_facet |
Matheus Torres Alvarenga Silva |
author_role |
author |
dc.contributor.none.fl_str_mv |
Roberto D'Amore |
dc.contributor.author.fl_str_mv |
Matheus Torres Alvarenga Silva |
dc.subject.por.fl_str_mv |
Arquitetura de microprocessadores FPGA VHDL (linguagem de programação) Transformada de Fourier Radar de abertura sintética Telecomunicações Engenharia eletrônica Computação |
topic |
Arquitetura de microprocessadores FPGA VHDL (linguagem de programação) Transformada de Fourier Radar de abertura sintética Telecomunicações Engenharia eletrônica Computação |
dc.description.none.fl_txt_mv |
O trabalho apresentado nessa dissertação teve por foco o estudo de métodos de emprego da Transforma de Fourier, motivado pela aplicação em processadores de radares SAR, propondo descrições em VHDL sintetizáveis. Arquiteturas de acordo com os métodos Decimation In Time e Decimation In Frequency foram propostas e sintetizadas em FPGA, sendo os métodos DIT Radix-4 e DIF Radix-22 SDF estudados em detalhes. O equacionamento matemático foi devidamente apresentado, buscando familiarizar o leitor com formas de abordagem para transformação de DFTs em FFTs. Por fim demonstrou-se as vantagens do método DIF Radix-22 SDF em relação aos demais encontrados na literatura, realizando um maior detalhamento do seu funcionamento e aplicando o mesmo como elemento coprocessador de um processador Narrow Focus para radares SAR. Realizou-se ainda essa etapa de coprocessamento através de comunicação Ethernet também sintetizada em FPGA, apresentando nessa dissertação conceitos básicos sobre este protocolo de comunicação. Os resultados finais são então apresentados a respeito dos tempos de processamento da FFT e dos resultados obtidos em comparação com a transformada obtida pela ferramenta MATLAB, indicando possíveis adaptações a arquitetura proposta, sugerindo trabalhos futuros tanto na área da FFT e processamento de radares SAR, como estudos a respeito da comunicação entre computador e placa FPGA, como foi o exemplo do modelo Ethernet adotado. |
description |
O trabalho apresentado nessa dissertação teve por foco o estudo de métodos de emprego da Transforma de Fourier, motivado pela aplicação em processadores de radares SAR, propondo descrições em VHDL sintetizáveis. Arquiteturas de acordo com os métodos Decimation In Time e Decimation In Frequency foram propostas e sintetizadas em FPGA, sendo os métodos DIT Radix-4 e DIF Radix-22 SDF estudados em detalhes. O equacionamento matemático foi devidamente apresentado, buscando familiarizar o leitor com formas de abordagem para transformação de DFTs em FFTs. Por fim demonstrou-se as vantagens do método DIF Radix-22 SDF em relação aos demais encontrados na literatura, realizando um maior detalhamento do seu funcionamento e aplicando o mesmo como elemento coprocessador de um processador Narrow Focus para radares SAR. Realizou-se ainda essa etapa de coprocessamento através de comunicação Ethernet também sintetizada em FPGA, apresentando nessa dissertação conceitos básicos sobre este protocolo de comunicação. Os resultados finais são então apresentados a respeito dos tempos de processamento da FFT e dos resultados obtidos em comparação com a transformada obtida pela ferramenta MATLAB, indicando possíveis adaptações a arquitetura proposta, sugerindo trabalhos futuros tanto na área da FFT e processamento de radares SAR, como estudos a respeito da comunicação entre computador e placa FPGA, como foi o exemplo do modelo Ethernet adotado. |
publishDate |
2014 |
dc.date.none.fl_str_mv |
2014-11-26 |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/masterThesis |
status_str |
publishedVersion |
format |
masterThesis |
dc.identifier.uri.fl_str_mv |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3110 |
url |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=3110 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do ITA instname:Instituto Tecnológico de Aeronáutica instacron:ITA |
reponame_str |
Biblioteca Digital de Teses e Dissertações do ITA |
collection |
Biblioteca Digital de Teses e Dissertações do ITA |
instname_str |
Instituto Tecnológico de Aeronáutica |
instacron_str |
ITA |
institution |
ITA |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáutica |
repository.mail.fl_str_mv |
|
subject_por_txtF_mv |
Arquitetura de microprocessadores FPGA VHDL (linguagem de programação) Transformada de Fourier Radar de abertura sintética Telecomunicações Engenharia eletrônica Computação |
_version_ |
1706809295143698432 |