Uma arquitetura RISC para processamento digital de sinais

• Autor(a) principal: Eduardo Bráulio Wanderley Netto
• Data de Publicação: 1995
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações do ITA
• Texto Completo: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1656
• topic: Arquitetura (computadores); Processamento de sinais; Técnicas digitais; Programas de computadores; Telecomunicações; Computação; Engenharia eletrônica

Os processadores RISC (Reduced Instruction Set Computer) temsido estudados desde a decada passada. Eles demonstram desempenhos melhorados com relacao aos processadores da familia CISC (Complex Instruction Set Computer) sob certos aspectos. A motivacao para a procura de arquiteturas especializadas esta baseada na uniformidade das aplicacoes. Este e o caso do processamento digital de sinais (DSP). Tipicamente os processadores de sinais digitais possuem parametros de arquitetura que os tornam parte da familia CISC. Recentemente, pesquisadores descobriram que processadores RISC de uso geral tem desempenhos que satisfazem os requisitos da aplicacao de DSP, mesmo em sistemas de tempo real. ESte trabalho propoe um processador RISC dedicado ao processamento digital de sinais - um RISP (Risc for Signal Processing) chamado disxdsp - e mostra alguns aspectos do seu desempenho comparativamente com outros processadores. Para medidad de desempenho foi utilizada a abordagem dos kernels de DSP, que consistem em fragmentos de codigo frequentemente utilizados. Para comparacoes, o processador dedicado TMS320C25 foi estudado, incluindo o uso estatistico de suas instrucoes e seu desempenho. O DLX foi o modelo utilizado para medidas em RISC. Todos os kernels foram codificados a mao para evitar interferencia dos compiladores no desempenho dos processadores. Neste trabalho foi feito um estudo comparativo entre um processador de sinais digitais convencional (TMS320C25), um RISC tipico (DLX) e um RISP (dixdsp). Os parametros basicos utilizados nesta comparacao foram o tempo requerido para realizar uma determinada tarefa, o tamanho da memoria utilizada para armazenar os algoritmos, a media de ciclos de clock por instrucao - CPI - utilizada e a complexidade, em termos de numero de instrucoes, na codificacao. Resultados mostram que nao existe uma maquina ideal para todas as aplicacoes, porem existe um conjunto de processadores capaz de satisfazer os requisitos de velocidade, custo, potencia, etc. de uma determinada tarefa. As conclusoes enfatizam que os processadores RISC modernos satisfazem os requisitos de DSP e que a arquitetura RISP proposta apresenta desempenho melhorado, com relacao a arquitetura RISC estudada, quando utilizada em varias destas tarefas.