EMULADOR DE BARRA TIPO UNIBUS

Detalhes bibliográficos
Autor(a) principal: CAMILO AUGUSTO SEQUEIRA
Data de Publicação: 1979
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da PUC-RIO (Projeto Maxwell)
Texto Completo: https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@2
Resumo: O presente trabalho trata do projeto de um sistema de processamento de pequeno porte, cuja via de comunicação entre as unidades tem um funcionamento semelhante à barra tipo unibus. A unidade central de processamento foi projetada em torno do microprocessador Intel 8080; este está interligado à barra única (UNIBUS), um sistema de arbitragem, uma lógica de interrupção e de sincronismos. Uma das características da estrutura é que certos dispositivos podem obter o controle da barra comunicando- se com outro dispositivo numa relação Mestre-Escravo (dispositivo controlador-dispositivo controlado). A configuração inicial é constituída de uma unidade dupla de disco flexível, uma unidade dupla de fita cassete, um teletipo, além da UCP.
id PUC_RIO-1_7288dbae50062fdc9a249c4fa666a2ed
oai_identifier_str oai:MAXWELL.puc-rio.br:10078
network_acronym_str PUC_RIO-1
network_name_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository_id_str 534
spelling info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisEMULADOR DE BARRA TIPO UNIBUS UNIBUS EMULATOR 1979-02-17ALBRECHT KARL VON PLEHWECARLOS TERSIO CORREA DA SILVAALBRECHT KARL VON PLEHWEJULIUS CESAR BARRETO LEITECAMILO AUGUSTO SEQUEIRAPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIROPPG EM ENGENHARIA ELÉTRICAPUC-RioBRO presente trabalho trata do projeto de um sistema de processamento de pequeno porte, cuja via de comunicação entre as unidades tem um funcionamento semelhante à barra tipo unibus. A unidade central de processamento foi projetada em torno do microprocessador Intel 8080; este está interligado à barra única (UNIBUS), um sistema de arbitragem, uma lógica de interrupção e de sincronismos. Uma das características da estrutura é que certos dispositivos podem obter o controle da barra comunicando- se com outro dispositivo numa relação Mestre-Escravo (dispositivo controlador-dispositivo controlado). A configuração inicial é constituída de uma unidade dupla de disco flexível, uma unidade dupla de fita cassete, um teletipo, além da UCP. This work deals with the problem of designing a small size processing system such that the communication link among peripherals emulates a Unibus bar. The central processing unit desing was based on an Intel 8080 microprocessor and all the hardware needed for priority scheduling and interrupt handling is provided. Ono of the features of the system is that some devices can control the bar when linked to another device in a master-slave fashion. The initial configuration comprises a dual floppy disk unit, a dual cassette unit, a teletype and the CPU. https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@1https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@2porreponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)instacron:PUC_RIOinfo:eu-repo/semantics/openAccess2022-11-01T12:55:14Zoai:MAXWELL.puc-rio.br:10078Repositório InstitucionalPRIhttps://www.maxwell.vrac.puc-rio.br/ibict.phpopendoar:5342017-09-14T00:00Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)false
dc.title.pt.fl_str_mv EMULADOR DE BARRA TIPO UNIBUS
dc.title.alternative.en.fl_str_mv UNIBUS EMULATOR
title EMULADOR DE BARRA TIPO UNIBUS
spellingShingle EMULADOR DE BARRA TIPO UNIBUS
CAMILO AUGUSTO SEQUEIRA
title_short EMULADOR DE BARRA TIPO UNIBUS
title_full EMULADOR DE BARRA TIPO UNIBUS
title_fullStr EMULADOR DE BARRA TIPO UNIBUS
title_full_unstemmed EMULADOR DE BARRA TIPO UNIBUS
title_sort EMULADOR DE BARRA TIPO UNIBUS
dc.creator.ID.none.fl_str_mv
dc.creator.Lattes.none.fl_str_mv
author CAMILO AUGUSTO SEQUEIRA
author_facet CAMILO AUGUSTO SEQUEIRA
author_role author
dc.contributor.advisor1ID.none.fl_str_mv
dc.contributor.advisor1Lattes.none.fl_str_mv
dc.contributor.advisor1.fl_str_mv ALBRECHT KARL VON PLEHWE
dc.contributor.referee1.fl_str_mv CARLOS TERSIO CORREA DA SILVA
dc.contributor.referee2.fl_str_mv ALBRECHT KARL VON PLEHWE
dc.contributor.referee3.fl_str_mv JULIUS CESAR BARRETO LEITE
dc.contributor.author.fl_str_mv CAMILO AUGUSTO SEQUEIRA
contributor_str_mv ALBRECHT KARL VON PLEHWE
CARLOS TERSIO CORREA DA SILVA
ALBRECHT KARL VON PLEHWE
JULIUS CESAR BARRETO LEITE
description O presente trabalho trata do projeto de um sistema de processamento de pequeno porte, cuja via de comunicação entre as unidades tem um funcionamento semelhante à barra tipo unibus. A unidade central de processamento foi projetada em torno do microprocessador Intel 8080; este está interligado à barra única (UNIBUS), um sistema de arbitragem, uma lógica de interrupção e de sincronismos. Uma das características da estrutura é que certos dispositivos podem obter o controle da barra comunicando- se com outro dispositivo numa relação Mestre-Escravo (dispositivo controlador-dispositivo controlado). A configuração inicial é constituída de uma unidade dupla de disco flexível, uma unidade dupla de fita cassete, um teletipo, além da UCP.
publishDate 1979
dc.date.issued.fl_str_mv 1979-02-17
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@2
url https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10078@2
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.publisher.program.fl_str_mv PPG EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv PUC-Rio
dc.publisher.country.fl_str_mv BR
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.source.none.fl_str_mv reponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)
instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron:PUC_RIO
instname_str Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron_str PUC_RIO
institution PUC_RIO
reponame_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
collection Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository.name.fl_str_mv Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
repository.mail.fl_str_mv
_version_ 1748324893678632960

Registros relacionados