SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA

Detalhes bibliográficos
Autor(a) principal: DILZA MERCANTE DE MATTOS
Data de Publicação: 1986
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da PUC-RIO (Projeto Maxwell)
Texto Completo: https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@2
Resumo: O uso de múltiplos microprocessadores constitui solução apropriada para diversos sistemas que necessitam de grande capacidade computacional. Este trabalho descreve a configuração básica do sistema multiprocessador CYGNUS formada por um módulo processador de 16 bits, com unidade de gerenciamento de memória integrada, e um controlador inteligente de discos flexíveis. A comunicação entre os módulos se dá pelo método de memória comum, sendo prevista a expansão do sistema com a introdução de processadores adicionais, de 16 ou 32 bits.
id PUC_RIO-1_d1f53092abf86b07063aadbbf83e632c
oai_identifier_str oai:MAXWELL.puc-rio.br:14495
network_acronym_str PUC_RIO-1
network_name_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository_id_str 534
spelling info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisSISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA THE CYGNUS SYSTEM - A BASIC CONFIGURATION 1986-11-14MOISES HENRIQUE SZWARCMAN44265379753lattes.cnpq.br/5857484350163472ALBRECHT KARL VON PLEHWEMOISES HENRIQUE SZWARCMANALBRECHT KARL VON PLEHWEGERALDO FERNANDO GUIDACCI DA SILVEIRAJULIUS CESAR BARRETO LEITEDILZA MERCANTE DE MATTOSPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIROPPG EM ENGENHARIA ELÉTRICAPUC-RioBRO uso de múltiplos microprocessadores constitui solução apropriada para diversos sistemas que necessitam de grande capacidade computacional. Este trabalho descreve a configuração básica do sistema multiprocessador CYGNUS formada por um módulo processador de 16 bits, com unidade de gerenciamento de memória integrada, e um controlador inteligente de discos flexíveis. A comunicação entre os módulos se dá pelo método de memória comum, sendo prevista a expansão do sistema com a introdução de processadores adicionais, de 16 ou 32 bits.The use of multiple microprocessors can provide the appropriate solution to systems demanding high computing power. This essay describes the basic configuration of the CYGNUS multiprocessor system composed of a 16 bits processor module, with integrated memory management unit, and an inteligent floppy disk controller. Communication between modules is carried out through a common memory structure. System is allowed with the introduction of 16 bit or 32 bit processors. CONSELHO NACIONAL DE DESENVOLVIMENTO CIENTÍFICO E TECNOLÓGICOhttps://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@1https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@2porreponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)instacron:PUC_RIOinfo:eu-repo/semantics/openAccess2022-11-01T13:05:56Zoai:MAXWELL.puc-rio.br:14495Repositório InstitucionalPRIhttps://www.maxwell.vrac.puc-rio.br/ibict.phpopendoar:5342017-09-14T00:00Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)false
dc.title.pt.fl_str_mv SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
dc.title.alternative.en.fl_str_mv THE CYGNUS SYSTEM - A BASIC CONFIGURATION
title SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
spellingShingle SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
DILZA MERCANTE DE MATTOS
title_short SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
title_full SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
title_fullStr SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
title_full_unstemmed SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
title_sort SISTEMA CYGNUS - A CONFIGURAÇÃO BÁSICA
dc.creator.ID.none.fl_str_mv
dc.creator.Lattes.none.fl_str_mv
author DILZA MERCANTE DE MATTOS
author_facet DILZA MERCANTE DE MATTOS
author_role author
dc.contributor.advisor2ID.none.fl_str_mv
dc.contributor.advisor2Lattes.none.fl_str_mv
dc.contributor.advisor1.fl_str_mv MOISES HENRIQUE SZWARCMAN
dc.contributor.advisor1ID.fl_str_mv 44265379753
dc.contributor.advisor1Lattes.fl_str_mv lattes.cnpq.br/5857484350163472
dc.contributor.advisor2.fl_str_mv ALBRECHT KARL VON PLEHWE
dc.contributor.referee1.fl_str_mv MOISES HENRIQUE SZWARCMAN
dc.contributor.referee2.fl_str_mv ALBRECHT KARL VON PLEHWE
dc.contributor.referee3.fl_str_mv GERALDO FERNANDO GUIDACCI DA SILVEIRA
dc.contributor.referee4.fl_str_mv JULIUS CESAR BARRETO LEITE
dc.contributor.author.fl_str_mv DILZA MERCANTE DE MATTOS
contributor_str_mv MOISES HENRIQUE SZWARCMAN
ALBRECHT KARL VON PLEHWE
MOISES HENRIQUE SZWARCMAN
ALBRECHT KARL VON PLEHWE
GERALDO FERNANDO GUIDACCI DA SILVEIRA
JULIUS CESAR BARRETO LEITE
description O uso de múltiplos microprocessadores constitui solução apropriada para diversos sistemas que necessitam de grande capacidade computacional. Este trabalho descreve a configuração básica do sistema multiprocessador CYGNUS formada por um módulo processador de 16 bits, com unidade de gerenciamento de memória integrada, e um controlador inteligente de discos flexíveis. A comunicação entre os módulos se dá pelo método de memória comum, sendo prevista a expansão do sistema com a introdução de processadores adicionais, de 16 ou 32 bits.
publishDate 1986
dc.date.issued.fl_str_mv 1986-11-14
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@2
url https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14495@2
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.publisher.program.fl_str_mv PPG EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv PUC-Rio
dc.publisher.country.fl_str_mv BR
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.source.none.fl_str_mv reponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)
instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron:PUC_RIO
instname_str Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron_str PUC_RIO
institution PUC_RIO
reponame_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
collection Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository.name.fl_str_mv Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
repository.mail.fl_str_mv
_version_ 1748324903419904000

Registros relacionados