Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB

Detalhes bibliográficos
Autor(a) principal: Bezerra, Jeronimo Cunha
Data de Publicação: 2009
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da PUC_RS
Texto Completo: http://tede2.pucrs.br/tede2/handle/tede/5081
Resumo: O avanço tecnológico atual do processo de construção de circuitos eletrônicos possibilita a integração de mais de um bilhão de componentes em um único circuito integrado. Um circuito integrado no estado da arte é um componente complexo constituído por numerosos módulos complexos conhecidos como núcleos de propriedade intelectual. Circuitos integrados modernos contêm dezenas ou centenas de núcleos interconectados. Cada vez mais a interconexão de núcleos se faz através de estruturas de comunicação complexas. Uma forma de organizar estas arquiteturas é construí-las sob a forma de uma rede intrachip. O uso de estruturas de comunicação total ou parcialmente regulares tende a aumentar a escalabilidade e o grau de paralelismo da comunicação em sistemas integrados complexos. Uma das características mais importantes de uma rede intrachip é a sua topologia. Este trabalho aborda a verificação e a prototipação da rede intrachip Hermes-TB. Esta rede emprega topologia do tipo toro 2D bidirecional como forma de alcançar baixa latência e alta vazão a um custo de hardware reduzido. A verificação do projeto da Hermes-TB foi obtida aqui através da execução da simulação com atrasos do projeto original, pois a proposta inicial da rede realizou a validação do projeto apenas através de simulação funcional. Por outro lado a prototipação, aqui realizada sobre plataformas baseadas em FPGAs (do inglês, Field Programmable Gate Arrays) validou o projeto pela primeira vez em hardware. Ao final deste trabalho pôde-se então confirmar a viabilidade de uso da rede intrachip Hermes-TB em circuitos reais.
id P_RS_2041051ce322697d6aa543ae7b9c232c
oai_identifier_str oai:tede2.pucrs.br:tede/5081
network_acronym_str P_RS
network_name_str Biblioteca Digital de Teses e Dissertações da PUC_RS
repository_id_str
spelling Calazans, Ney Laert VilarCPF:26542684034http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4781414E5CPF:76694585187http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4268731E0Bezerra, Jeronimo Cunha2015-04-14T14:49:19Z2010-03-172009-08-07BEZERRA, Jeronimo Cunha. Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB. 2009. 79 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009.http://tede2.pucrs.br/tede2/handle/tede/5081Made available in DSpace on 2015-04-14T14:49:19Z (GMT). No. of bitstreams: 1 421786.pdf: 6104492 bytes, checksum: 1d8dad6aa25fe5104f08a43d444e3017 (MD5) Previous issue date: 2009-08-07O avanço tecnológico atual do processo de construção de circuitos eletrônicos possibilita a integração de mais de um bilhão de componentes em um único circuito integrado. Um circuito integrado no estado da arte é um componente complexo constituído por numerosos módulos complexos conhecidos como núcleos de propriedade intelectual. Circuitos integrados modernos contêm dezenas ou centenas de núcleos interconectados. Cada vez mais a interconexão de núcleos se faz através de estruturas de comunicação complexas. Uma forma de organizar estas arquiteturas é construí-las sob a forma de uma rede intrachip. O uso de estruturas de comunicação total ou parcialmente regulares tende a aumentar a escalabilidade e o grau de paralelismo da comunicação em sistemas integrados complexos. Uma das características mais importantes de uma rede intrachip é a sua topologia. Este trabalho aborda a verificação e a prototipação da rede intrachip Hermes-TB. Esta rede emprega topologia do tipo toro 2D bidirecional como forma de alcançar baixa latência e alta vazão a um custo de hardware reduzido. A verificação do projeto da Hermes-TB foi obtida aqui através da execução da simulação com atrasos do projeto original, pois a proposta inicial da rede realizou a validação do projeto apenas através de simulação funcional. Por outro lado a prototipação, aqui realizada sobre plataformas baseadas em FPGAs (do inglês, Field Programmable Gate Arrays) validou o projeto pela primeira vez em hardware. Ao final deste trabalho pôde-se então confirmar a viabilidade de uso da rede intrachip Hermes-TB em circuitos reais.application/pdfhttp://tede2.pucrs.br:80/tede2/retrieve/14966/421786.pdf.jpgporPontifícia Universidade Católica do Rio Grande do SulPrograma de Pós-Graduação em Ciência da ComputaçãoPUCRSBRFaculdade de InformácaINFORMÁTICAARQUITETURA DE REDESFPGACIRCUITOS INTEGRADOSROTEAMENTO - REDES DE COMPUTADORESCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOVerificação e prototipação de redes intrachip : o estudo de caso Hermes-TBinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis19749965330812744705006001946639708616176246info:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da PUC_RSinstname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)instacron:PUC_RSTHUMBNAIL421786.pdf.jpg421786.pdf.jpgimage/jpeg3995http://tede2.pucrs.br/tede2/bitstream/tede/5081/3/421786.pdf.jpgbf5938dec11f45b790c4a48dcd5fb9ecMD53TEXT421786.pdf.txt421786.pdf.txttext/plain144701http://tede2.pucrs.br/tede2/bitstream/tede/5081/2/421786.pdf.txt5d591f49e7aa8d4540114673389803daMD52ORIGINAL421786.pdfapplication/pdf6104492http://tede2.pucrs.br/tede2/bitstream/tede/5081/1/421786.pdf1d8dad6aa25fe5104f08a43d444e3017MD51tede/50812015-04-17 11:57:31.364oai:tede2.pucrs.br:tede/5081Biblioteca Digital de Teses e Dissertaçõeshttp://tede2.pucrs.br/tede2/PRIhttps://tede2.pucrs.br/oai/requestbiblioteca.central@pucrs.br||opendoar:2015-04-17T14:57:31Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)false
dc.title.por.fl_str_mv Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
title Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
spellingShingle Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
Bezerra, Jeronimo Cunha
INFORMÁTICA
ARQUITETURA DE REDES
FPGA
CIRCUITOS INTEGRADOS
ROTEAMENTO - REDES DE COMPUTADORES
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
title_full Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
title_fullStr Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
title_full_unstemmed Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
title_sort Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB
author Bezerra, Jeronimo Cunha
author_facet Bezerra, Jeronimo Cunha
author_role author
dc.contributor.advisor1.fl_str_mv Calazans, Ney Laert Vilar
dc.contributor.advisor1ID.fl_str_mv CPF:26542684034
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4781414E5
dc.contributor.authorID.fl_str_mv CPF:76694585187
dc.contributor.authorLattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4268731E0
dc.contributor.author.fl_str_mv Bezerra, Jeronimo Cunha
contributor_str_mv Calazans, Ney Laert Vilar
dc.subject.por.fl_str_mv INFORMÁTICA
ARQUITETURA DE REDES
FPGA
CIRCUITOS INTEGRADOS
ROTEAMENTO - REDES DE COMPUTADORES
topic INFORMÁTICA
ARQUITETURA DE REDES
FPGA
CIRCUITOS INTEGRADOS
ROTEAMENTO - REDES DE COMPUTADORES
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description O avanço tecnológico atual do processo de construção de circuitos eletrônicos possibilita a integração de mais de um bilhão de componentes em um único circuito integrado. Um circuito integrado no estado da arte é um componente complexo constituído por numerosos módulos complexos conhecidos como núcleos de propriedade intelectual. Circuitos integrados modernos contêm dezenas ou centenas de núcleos interconectados. Cada vez mais a interconexão de núcleos se faz através de estruturas de comunicação complexas. Uma forma de organizar estas arquiteturas é construí-las sob a forma de uma rede intrachip. O uso de estruturas de comunicação total ou parcialmente regulares tende a aumentar a escalabilidade e o grau de paralelismo da comunicação em sistemas integrados complexos. Uma das características mais importantes de uma rede intrachip é a sua topologia. Este trabalho aborda a verificação e a prototipação da rede intrachip Hermes-TB. Esta rede emprega topologia do tipo toro 2D bidirecional como forma de alcançar baixa latência e alta vazão a um custo de hardware reduzido. A verificação do projeto da Hermes-TB foi obtida aqui através da execução da simulação com atrasos do projeto original, pois a proposta inicial da rede realizou a validação do projeto apenas através de simulação funcional. Por outro lado a prototipação, aqui realizada sobre plataformas baseadas em FPGAs (do inglês, Field Programmable Gate Arrays) validou o projeto pela primeira vez em hardware. Ao final deste trabalho pôde-se então confirmar a viabilidade de uso da rede intrachip Hermes-TB em circuitos reais.
publishDate 2009
dc.date.issued.fl_str_mv 2009-08-07
dc.date.available.fl_str_mv 2010-03-17
dc.date.accessioned.fl_str_mv 2015-04-14T14:49:19Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv BEZERRA, Jeronimo Cunha. Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB. 2009. 79 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009.
dc.identifier.uri.fl_str_mv http://tede2.pucrs.br/tede2/handle/tede/5081
identifier_str_mv BEZERRA, Jeronimo Cunha. Verificação e prototipação de redes intrachip : o estudo de caso Hermes-TB. 2009. 79 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2009.
url http://tede2.pucrs.br/tede2/handle/tede/5081
dc.language.iso.fl_str_mv por
language por
dc.relation.program.fl_str_mv 1974996533081274470
dc.relation.confidence.fl_str_mv 500
600
dc.relation.department.fl_str_mv 1946639708616176246
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Pontifícia Universidade Católica do Rio Grande do Sul
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Ciência da Computação
dc.publisher.initials.fl_str_mv PUCRS
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Faculdade de Informáca
publisher.none.fl_str_mv Pontifícia Universidade Católica do Rio Grande do Sul
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS
instname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
instacron:PUC_RS
instname_str Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
instacron_str PUC_RS
institution PUC_RS
reponame_str Biblioteca Digital de Teses e Dissertações da PUC_RS
collection Biblioteca Digital de Teses e Dissertações da PUC_RS
bitstream.url.fl_str_mv http://tede2.pucrs.br/tede2/bitstream/tede/5081/3/421786.pdf.jpg
http://tede2.pucrs.br/tede2/bitstream/tede/5081/2/421786.pdf.txt
http://tede2.pucrs.br/tede2/bitstream/tede/5081/1/421786.pdf
bitstream.checksum.fl_str_mv bf5938dec11f45b790c4a48dcd5fb9ec
5d591f49e7aa8d4540114673389803da
1d8dad6aa25fe5104f08a43d444e3017
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
repository.mail.fl_str_mv biblioteca.central@pucrs.br||
_version_ 1799765305385287680

Registros relacionados