Modelagem abstrata para o Hardware de MPSOCS

• Autor(a) principal: Petry, Carlos Alberto
• Data de Publicação: 2009
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da PUC_RS
• Texto Completo: http://tede2.pucrs.br/tede2/handle/tede/5076
• topic: INFORMÁTICA; MULTIPROCESSAMENTO (SISTEMAS OPERACIONAIS); MODELAGEM DE SISTEMAS; CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO

A grande quantidade de funcionalidades integradas aos equipamentos digitais atuais, como telefones celulares, handhelds, consoles de jogos e smart phones, vem criando diversos desafios a serem superados pelos projetistas destes sistemas. Entre estes desafios pode-se citar o aumento do desempenho e a flexibilidade, a diminuição da potência consumida e a redução de custos. As atuais tendências para desenvolvimento de sistemas complexos apontam para o uso de sistemas multiprocessados integrados em um único chip (do inglês, Multiprocessor Systems-on-Chip - MPSoCs). MPSoCs são considerados uma solução apropriada para a realização de sistemas eletrônicos digitais de alta complexidade. A alta capacidade de computação paralela sozinha justifica tal afirmativa. Para utilizar eficientemente o grande número de recursos existentes em MPSoCs se faz necessária a exploração do espaço de projeto em alto nível de abstração, de forma a avaliar diferentes alternativas de implementação em tempo adequado de desenvolvimento. Diversos são os esforços realizados tanto pela academia quanto pela indústria para superar os desafios inerentes ao desenvolvimento de tais sistemas. Entre as propostas consideradas para superar os desafios a maioria capitaliza no uso de duas técnicas: o aumento do reuso de módulos IP e o aumento do nível de abstração em que se faz a captura inicial do projeto. O uso de MPSoCs é uma forma natural de aumentar o reuso de hardware e software. O presente trabalho aborda a modelagem de MPSoCs endereçando a segunda destas técnicas: aumento de abstração na captura do projeto do sistema. Disponibiliza-se um modelo funcional em alto nível de abstração do hardware do sistema multiprocessado HeMPS, desenvolvido no ambiente comercial System Studio da empresa Synopsys. A modelagem abstrata proposta propicia acelerar o tempo de simulação do sistema e permite flexibilidade aumentada na exploração do espaço de projeto de aplicações sobre o sistema HeMPS. O modelo gerado inclui múltiplas instâncias de um processador RISC, o Plasma, e uma rede de comunicação intrachip, HERMES, e módulos de hardware acessórios. O processador é modelado a partir de um simulador do conjunto de instruções, e a rede é descrita no nível de abstração de transação. A modelagem inclui também parte de um núcleo de sistema operacional multitarefa executando sobre os processadores do sistema HeMPS. Resultados iniciais mostram um ganho de até três ordens de magnitude em termos de tempo de simulação, para o processador do sistema, quando comparado à simulação RTL deste.