V-Visor: lightweight virtualization for RISC-V

Detalhes bibliográficos
Autor(a) principal: Silva, José Nuno Leite da
Data de Publicação: 2019
Tipo de documento: Dissertação
Idioma: eng
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: https://hdl.handle.net/1822/79528
Resumo: Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores (área de especialização em Sistemas Embebidos e Computadores)
id RCAP_6441c39ac81c03a139b2323f0b739ad0
oai_identifier_str oai:repositorium.sdum.uminho.pt:1822/79528
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling V-Visor: lightweight virtualization for RISC-VV-Visor: virtualização leve para RISC-VHypervisorIsolationRISC-VSeparationVirtualizationHipervisorIsolamentoSeparaçãoVirtualizaçãoEngenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e InformáticaDissertação de mestrado em Engenharia Eletrónica Industrial e Computadores (área de especialização em Sistemas Embebidos e Computadores)Virtualization is a settled technology for embedded systems that allows to consolidate functions while reducing system size, cost, and power. It also enhances security and safety by using isolation and software redundancy. Allied with an emerging core generated from the RISC-V ISA which is already deployed by companies like Nvidia, Google, and Qualcomm, a solution to provide a virtualized, safe and secure environment for an OS to run on top of is a goal of this thesis. Being RISC-V an open-source and royalty-free ISA, the transaction between academic-only to commercial use has been vertiginous. The main goal of this thesis is to implement, from scratch, a machine-mode type-1 hypervisor for a RISC-V core similar to the LTZVisor which is deployed on top of an ARM core, to enable the usage of the processor by different OSs while having the feeling that all of them execute at the same time and provide temporal and spatial isolation. This project is developed using a RISC-V core generated using the Rocket-chip and deployed on a Zybo board. Being V-Visor a lightweight hypervisor developed for the RISC-V architecture, it has features from both full and paravirtualization derived from the constraints introduced by the core itself. It takes advantage of the PMP mechanism to provide spatial isolation for each guest while using a RR scheduling algorithm to implement temporal isolation while having a deterministic behavior.Virtualização para sistemas embebidos é uma tecnologia que permite a consolidação de funções e, ao mesmo tempo, reduz o tamanho do sistema, custo e consumo. Para além disso, melhora a segurança ao usar isolamento e redundância de software. Aliada ao crescimento de uma gama de processadores gerada a partir de um Instruction Set Architecture (ISA) de Reduced Instruction Set Computer (RISC)-V que é atualmente usado por empresas como Nvidia, Google e Qualcoom, uma solução que proporcione um ambiente seguro e virtualizado para um Operating System (OS) correr é um dos objetivos desta dissertação. Sendo o RISC-V um ISA de código aberto e livre de direitos de autor, a transição entre uso educativo para comercial tem sido vertiginosa. O objetivo principal desta tese é implementar, de raiz, um hipervisor do tipo-1, em modo máquina, para um processador de RISC-V, semelhante ao Lightweight TrustZone-assisted Hypervisor (LTZVisor) que foi implementado num processador Advanced RISC Machine (ARM), que permita a utilização do processador por diferentes OSs convidados enquanto proporciona isolamento temporal e espacial. Esta tese foi desenvolvida utilizando um gerador de processador RISC-V chamado Rocket-chip e implementado na plataforma Zybo. Sendo V-Visor um hipervisor desenvolvido para a arquitetura RISC-V, contém características de virtualização completa e paravirtualização derivadas de restrições impostas pelo próprio processador. Utiliza o mecanismo de Physical Memory Protection (PMP) para fornecer isolamento espacial a cada OS enquanto, ao mesmo tempo, utiliza o algoritmo Round Robin (RR) para fornecer isolamento temporal o que faz com que o sistema apresente um comportamento determinístico.Pinto, SandroUniversidade do MinhoSilva, José Nuno Leite da20192019-01-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://hdl.handle.net/1822/79528eng202670783info:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2023-07-21T12:28:51Zoai:repositorium.sdum.uminho.pt:1822/79528Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T19:23:43.851993Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv V-Visor: lightweight virtualization for RISC-V
V-Visor: virtualização leve para RISC-V
title V-Visor: lightweight virtualization for RISC-V
spellingShingle V-Visor: lightweight virtualization for RISC-V
Silva, José Nuno Leite da
Hypervisor
Isolation
RISC-V
Separation
Virtualization
Hipervisor
Isolamento
Separação
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
title_short V-Visor: lightweight virtualization for RISC-V
title_full V-Visor: lightweight virtualization for RISC-V
title_fullStr V-Visor: lightweight virtualization for RISC-V
title_full_unstemmed V-Visor: lightweight virtualization for RISC-V
title_sort V-Visor: lightweight virtualization for RISC-V
author Silva, José Nuno Leite da
author_facet Silva, José Nuno Leite da
author_role author
dc.contributor.none.fl_str_mv Pinto, Sandro
Universidade do Minho
dc.contributor.author.fl_str_mv Silva, José Nuno Leite da
dc.subject.por.fl_str_mv Hypervisor
Isolation
RISC-V
Separation
Virtualization
Hipervisor
Isolamento
Separação
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
topic Hypervisor
Isolation
RISC-V
Separation
Virtualization
Hipervisor
Isolamento
Separação
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
description Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores (área de especialização em Sistemas Embebidos e Computadores)
publishDate 2019
dc.date.none.fl_str_mv 2019
2019-01-01T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1822/79528
url https://hdl.handle.net/1822/79528
dc.language.iso.fl_str_mv eng
language eng
dc.relation.none.fl_str_mv 202670783
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799132713904504832

Registros relacionados