Design and characterization of a 20 Gbit/s clock recovery circuit

Detalhes bibliográficos
Autor(a) principal: Monteiro, P.
Data de Publicação: 1995
Outros Autores: Matos, J. N., Gameiro, A., Matos, P. A., Rocha, J. F. da
Tipo de documento: Artigo
Idioma: eng
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: https://proa.ua.pt/index.php/revdeti/article/view/20166
Resumo: In this communication we report the design of a clock recovery circuit produced for the 20 Gbit/s demonstrator of the RACE 2011 project "TRAVEL" of the European Community. The clock recovery circuit is based on an open loop structure using a dielectric resonator narrow bandpass filter with high Q. A detailed electrical characterization of the circuit and alsoits sensitivity to temperature and detuning variations arepresented. The experimental results show that the circuit is avery attractive solution for the forthcoming STM-128 opticallinks.
id RCAP_7156a6990e5a1d72b3b8c195e3cbcce0
oai_identifier_str oai:proa.ua.pt:article/20166
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling Design and characterization of a 20 Gbit/s clock recovery circuitIn this communication we report the design of a clock recovery circuit produced for the 20 Gbit/s demonstrator of the RACE 2011 project "TRAVEL" of the European Community. The clock recovery circuit is based on an open loop structure using a dielectric resonator narrow bandpass filter with high Q. A detailed electrical characterization of the circuit and alsoits sensitivity to temperature and detuning variations arepresented. The experimental results show that the circuit is avery attractive solution for the forthcoming STM-128 opticallinks.Neste artigo é descrito o projecto e a implementação de uma unidade de recuperação de relógio, para um sistema de transmissão por fibra óptica a 20 Gbit/s. Esta unidade está inserida no demonstrador do projecto "TRAVEL", RACE 2011. A unidade de recuperação de relógio tem uma estrutura em malha aberta baseando-se num filtro de elevado Q com ressonador dieléctrico. Apresenta-se a caracterização eléctrica desta unidade e a sua sensibilidade à dessintonia. Os resultados experimentais mostram que este tipo unidade é um solução bastante atractiva para os sistemas ópticos a muito alto ritmo de transmissão englobados na futura norma STM-128.UA Editora1995-01-01T00:00:00Zjournal articleinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttps://proa.ua.pt/index.php/revdeti/article/view/20166oai:proa.ua.pt:article/20166Eletrónica e Telecomunicações; Vol 1 No 3 (1995); 231-236Eletrónica e Telecomunicações; vol. 1 n.º 3 (1995); 231-2362182-97721645-0493reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAPenghttps://proa.ua.pt/index.php/revdeti/article/view/20166https://proa.ua.pt/index.php/revdeti/article/view/20166/14640https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessMonteiro, P.Matos, J. N.Gameiro, A.Matos, P. A.Rocha, J. F. da2022-09-26T11:00:48Zoai:proa.ua.pt:article/20166Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T16:08:54.071857Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv Design and characterization of a 20 Gbit/s clock recovery circuit
title Design and characterization of a 20 Gbit/s clock recovery circuit
spellingShingle Design and characterization of a 20 Gbit/s clock recovery circuit
Monteiro, P.
title_short Design and characterization of a 20 Gbit/s clock recovery circuit
title_full Design and characterization of a 20 Gbit/s clock recovery circuit
title_fullStr Design and characterization of a 20 Gbit/s clock recovery circuit
title_full_unstemmed Design and characterization of a 20 Gbit/s clock recovery circuit
title_sort Design and characterization of a 20 Gbit/s clock recovery circuit
author Monteiro, P.
author_facet Monteiro, P.
Matos, J. N.
Gameiro, A.
Matos, P. A.
Rocha, J. F. da
author_role author
author2 Matos, J. N.
Gameiro, A.
Matos, P. A.
Rocha, J. F. da
author2_role author
author
author
author
dc.contributor.author.fl_str_mv Monteiro, P.
Matos, J. N.
Gameiro, A.
Matos, P. A.
Rocha, J. F. da
description In this communication we report the design of a clock recovery circuit produced for the 20 Gbit/s demonstrator of the RACE 2011 project "TRAVEL" of the European Community. The clock recovery circuit is based on an open loop structure using a dielectric resonator narrow bandpass filter with high Q. A detailed electrical characterization of the circuit and alsoits sensitivity to temperature and detuning variations arepresented. The experimental results show that the circuit is avery attractive solution for the forthcoming STM-128 opticallinks.
publishDate 1995
dc.date.none.fl_str_mv 1995-01-01T00:00:00Z
dc.type.driver.fl_str_mv journal article
info:eu-repo/semantics/article
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
format article
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/20166
oai:proa.ua.pt:article/20166
url https://proa.ua.pt/index.php/revdeti/article/view/20166
identifier_str_mv oai:proa.ua.pt:article/20166
dc.language.iso.fl_str_mv eng
language eng
dc.relation.none.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/20166
https://proa.ua.pt/index.php/revdeti/article/view/20166/14640
dc.rights.driver.fl_str_mv https://creativecommons.org/licenses/by/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv UA Editora
publisher.none.fl_str_mv UA Editora
dc.source.none.fl_str_mv Eletrónica e Telecomunicações; Vol 1 No 3 (1995); 231-236
Eletrónica e Telecomunicações; vol. 1 n.º 3 (1995); 231-236
2182-9772
1645-0493
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799130546037587968

Registros relacionados