Cache-based Timing Side-channels in Partitioning Hypervisors

Detalhes bibliográficos
Autor(a) principal: Reis, João Pedro Antunes Gomes da Silva
Data de Publicação: 2019
Tipo de documento: Dissertação
Idioma: eng
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: http://hdl.handle.net/1822/73720
Resumo: Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores
id RCAP_74682c5fc0640af702354fe05c4aa111
oai_identifier_str oai:repositorium.sdum.uminho.pt:1822/73720
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling Cache-based Timing Side-channels in Partitioning HypervisorsAutomotive industryMixed-criticality systemsSide-channel attacksVirtualizationAtaques side-channelIndústria automotivaSistemas de criticalidade mistaVirtualizaçãoEngenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e InformáticaDissertação de mestrado em Engenharia Eletrónica Industrial e ComputadoresIn recent years, the automotive industry has seen a technology complexity increase to comply with computing innovations such as autonomous driving, connectivity and mobility. As such, the need to reduce this complexity without compromising the intended metrics is imperative. The advent of hypervisors in the automotive domain presents a solution to reduce the complexity of the systems by enabling software portability and isolation between virtual machines (VMs). Although virtualization creates the illusion of strict isolation and exclusive resource access, the convergence of critical and non-critical systems into shared chips presents a security problem. This shared hardware has microarchitectural features that can be exploited through their temporal behavior, creating sensitive data leakage channels between co-located VMs. In mixed-criticality systems, the exploitation of these channels can lead to safety issues on systems with real-time constraints compromising the whole system. The implemented side-channel attacks demonstrated well-defined channels, across two real-time partitioning hypervisors in mixed-criticality systems, that enable the inference of a co-located VM’s cache activity. Furthermore, these channels have proven to be mitigated using cache coloring as a countermeasure, thus increasing the determinism of the system in detriment of average performance. From a safety perspective, this dissertation emphasizes the need to weigh the tradeoffs of the trending architectural features that target performance over predictability and determinism.Nos últimos anos, a indústria automotiva tem sido objeto de um crescendo na sua complexidade tecnológica de maneira a manter-se a par das mais recentes inovações de computação. Sendo assim, a necessidade de reduzir a complexidade sem comprometer as métricas pretendidas é imperativa. O advento dos hipervisores na indústria automotiva apresenta uma solução para a redução da complexidade dos sistemas, possiblitando a portabilidade do software e o isolamento entrevirtual vachines (VMs). Embora a virtualização crie a ilusão de isolamento e acesso exclusivo a recursos, a convergência de sistemas críticos e não-críticos em chips partilhados representa um problema de segurança. O hardware partilhado tem características microarquiteturais que podem ser exploradas através do seu comportamento temporal, criando canais de fuga de informação crítica entre VMs adjacentes. Em sistemas de criticalidade mista, a exploração destes canais pode comprometer sistemas com limitações de tempo real. Os ataques side-channel implementados revelam canais bem definidos que possibilitam a inferência da atividade de cache de VMs situadas no mesmo processador. Além disso, esses canais provaram serem passíveis de ser mitigados usando cache coloring como estratégia de mitigação, aumentando assim o determinismo do sistema em detrimento da sua performance. De uma perspetiva da segurança, esta dissertação enfatiza a necessidade de pesar os tradeoffs das tendências arquiteturais que priorizam a performance e secundarizam o determinismo e previsibilidade do sistema.Pinto, SandroUniversidade do MinhoReis, João Pedro Antunes Gomes da Silva20192019-01-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/1822/73720eng202695760info:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2023-07-21T12:06:22Zoai:repositorium.sdum.uminho.pt:1822/73720Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T18:57:01.222729Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv Cache-based Timing Side-channels in Partitioning Hypervisors
title Cache-based Timing Side-channels in Partitioning Hypervisors
spellingShingle Cache-based Timing Side-channels in Partitioning Hypervisors
Reis, João Pedro Antunes Gomes da Silva
Automotive industry
Mixed-criticality systems
Side-channel attacks
Virtualization
Ataques side-channel
Indústria automotiva
Sistemas de criticalidade mista
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
title_short Cache-based Timing Side-channels in Partitioning Hypervisors
title_full Cache-based Timing Side-channels in Partitioning Hypervisors
title_fullStr Cache-based Timing Side-channels in Partitioning Hypervisors
title_full_unstemmed Cache-based Timing Side-channels in Partitioning Hypervisors
title_sort Cache-based Timing Side-channels in Partitioning Hypervisors
author Reis, João Pedro Antunes Gomes da Silva
author_facet Reis, João Pedro Antunes Gomes da Silva
author_role author
dc.contributor.none.fl_str_mv Pinto, Sandro
Universidade do Minho
dc.contributor.author.fl_str_mv Reis, João Pedro Antunes Gomes da Silva
dc.subject.por.fl_str_mv Automotive industry
Mixed-criticality systems
Side-channel attacks
Virtualization
Ataques side-channel
Indústria automotiva
Sistemas de criticalidade mista
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
topic Automotive industry
Mixed-criticality systems
Side-channel attacks
Virtualization
Ataques side-channel
Indústria automotiva
Sistemas de criticalidade mista
Virtualização
Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática
description Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores
publishDate 2019
dc.date.none.fl_str_mv 2019
2019-01-01T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1822/73720
url http://hdl.handle.net/1822/73720
dc.language.iso.fl_str_mv eng
language eng
dc.relation.none.fl_str_mv 202695760
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799132358762299392

Registros relacionados