The simulation of systolic array implementation schemes for Hopfield neural nets

Detalhes bibliográficos
Autor(a) principal: Mazurkiewicz, Jacek
Data de Publicação: 1996
Tipo de documento: Artigo
Idioma: eng
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: https://proa.ua.pt/index.php/revdeti/article/view/19920
Resumo: The paper describes the simulation of systolic array schemes for Hopield nets. The implementation presented is based on completely digital circuits. Input data is passed through the neurones in a time shared basis, weights are stored in digital shift registers and no separate threshold detectors are used. The simulation was realised using EASE/VHDL ver. 2.2 and V-System/Windows ver. 4.
id RCAP_bd06bd3f1beb49d50514a44effbed184
oai_identifier_str oai:proa.ua.pt:article/19920
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling The simulation of systolic array implementation schemes for Hopfield neural netsThe paper describes the simulation of systolic array schemes for Hopield nets. The implementation presented is based on completely digital circuits. Input data is passed through the neurones in a time shared basis, weights are stored in digital shift registers and no separate threshold detectors are used. The simulation was realised using EASE/VHDL ver. 2.2 and V-System/Windows ver. 4.Este artigo descreve a simulação de uma arquitectura sistólica para redes neuronais de Hopfield. A implementação é puramente digital. As entradas são passadas sequencialmente através dos neurónios, enquanto os pesos estão armazenadas em registos de deslocamento e não são utilizados detectores de limiar. A simulação foi realizada com EASE/VHDL versão 2.2 e V-System/Windows versão 4.UA Editora1996-01-01T00:00:00Zjournal articleinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttps://proa.ua.pt/index.php/revdeti/article/view/19920oai:proa.ua.pt:article/19920Eletrónica e Telecomunicações; Vol 1 No 5 (1996); 483-492Eletrónica e Telecomunicações; vol. 1 n.º 5 (1996); 483-4922182-97721645-0493reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAPenghttps://proa.ua.pt/index.php/revdeti/article/view/19920https://proa.ua.pt/index.php/revdeti/article/view/19920/14457https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessMazurkiewicz, Jacek2022-09-26T11:00:46Zoai:proa.ua.pt:article/19920Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T16:08:53.008081Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv The simulation of systolic array implementation schemes for Hopfield neural nets
title The simulation of systolic array implementation schemes for Hopfield neural nets
spellingShingle The simulation of systolic array implementation schemes for Hopfield neural nets
Mazurkiewicz, Jacek
title_short The simulation of systolic array implementation schemes for Hopfield neural nets
title_full The simulation of systolic array implementation schemes for Hopfield neural nets
title_fullStr The simulation of systolic array implementation schemes for Hopfield neural nets
title_full_unstemmed The simulation of systolic array implementation schemes for Hopfield neural nets
title_sort The simulation of systolic array implementation schemes for Hopfield neural nets
author Mazurkiewicz, Jacek
author_facet Mazurkiewicz, Jacek
author_role author
dc.contributor.author.fl_str_mv Mazurkiewicz, Jacek
description The paper describes the simulation of systolic array schemes for Hopield nets. The implementation presented is based on completely digital circuits. Input data is passed through the neurones in a time shared basis, weights are stored in digital shift registers and no separate threshold detectors are used. The simulation was realised using EASE/VHDL ver. 2.2 and V-System/Windows ver. 4.
publishDate 1996
dc.date.none.fl_str_mv 1996-01-01T00:00:00Z
dc.type.driver.fl_str_mv journal article
info:eu-repo/semantics/article
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
format article
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/19920
oai:proa.ua.pt:article/19920
url https://proa.ua.pt/index.php/revdeti/article/view/19920
identifier_str_mv oai:proa.ua.pt:article/19920
dc.language.iso.fl_str_mv eng
language eng
dc.relation.none.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/19920
https://proa.ua.pt/index.php/revdeti/article/view/19920/14457
dc.rights.driver.fl_str_mv https://creativecommons.org/licenses/by/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv UA Editora
publisher.none.fl_str_mv UA Editora
dc.source.none.fl_str_mv Eletrónica e Telecomunicações; Vol 1 No 5 (1996); 483-492
Eletrónica e Telecomunicações; vol. 1 n.º 5 (1996); 483-492
2182-9772
1645-0493
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799130546008227840

Registros relacionados