Detetor digital síncrono de sinal CW baseado em FPGA

• Autor(a) principal: Silvestre, Flávio Carlos da Silva Rodrigues
• Data de Publicação: 2013
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
• Texto Completo: http://hdl.handle.net/10773/11805
• topic: Engenharia electrónica; Receptores digitais; Processamento digital de sinal

A propagação de sinais acima de 10 GHz na atmosfera sofre de atenuação e despolarização devido à presença de hidrometeoros. A caracterização e o modelamento destas contrariedades exige longas campanhas de medição as quais são efectuados usando receptores dedicados que monitorizam o sinal CW de elevada pureza espectral radiado por satélites geo-estacionário. Os sinais a medir são habitualmente dois, o denominado copolar (recebido com polarização original) e o crosspolar (polarização ortogonal). A medição da amplitude permite obter a magnitude de atenuação atmosférica, a qual é importante para saber durante quanto tempo do ano uma ligação de satélite estará indisponível. A medição do tipo de sinais aqui pretendido é sempre problemático pois o sinal recebido apresenta um valor de CNR muito reduzido, algum espalhamento espectral e deriva de frequência. Os métodos de deteção coerente por PLL ou FLL são preferidos neste tipo de aplicações e apresentam uma gama dinâmica superior mas por outro lado a sua implementação no domínio analógico pode ser bastante díficil. De modo a contornar a inflexibilidade dos métodos analógicos recorreu-se ao conceito de Software Defined Radio (SDR) que procura tratar os sinais de rádio, tanto quanto possível, no domínio digital. Deste modo resultou a ideia para o trabalho desta dissertação, que consistiu na elaboração de um pequeno módulo capaz de detectar digitalmente o sinal proveniente de satélite a uma frequência intermédia (IF) e com recurso a uma FPGA, adicionalmente os resultados da detecção são enviados para um computador hospedeiro. Com vista à conceptualização do projecto é feita uma caracterização do sinal a detectar e são apresentados alguns métodos de detecção dando-se enfâse aos que fazem uso de malhas de sincronização. Seguidamente é feita uma descrição da placa de conversão analógico-digital construída e da arquitectura do detector síncrono realizado na FPGA: etapas de filtragem, decimação e especificação dos parâmetros de loop. É ainda descrito o processo de transferência de dados para o PC via controlador USB. Por fim alguns resultados utilizando um gerador RF para sintetizar o sinal de entrada são apresentados e analisados. Foi concluído que o detector adquire o sincronismo para sinais acima de -60 dBm, o que apesar de ser uma situação onde o ruído é muito reduzido, deixa boas indicações para testes efetuados em ambiente real.