Circuito de demonstração de FPAA com infraestruturas IEEE1149.4

• Autor(a) principal: Cruz , Nuno Miguel Fernandes
• Data de Publicação: 2016
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
• Texto Completo: http://hdl.handle.net/10400.22/9947
• topic: Teste; Depuração analógica; Verificação funcional analógica; IEEE1149.1; IEEE1149.4; FPGA; FPAA; Test; Analogic debugging; Analog functional Verification; Automação e Sistemas

Nos últimos anos, tornou-se notável o grande avanço na tecnologia, e com este surgiram novos equipamentos que tornaram a vida dos utilizadores mais facilitada. Cada equipamento teve uma evolução progressiva, notando-se uma diminuição dos componentes constituintes e cada equipamento, de forma a torná-lo mais leve, mais pequeno e com as mesmas funcionalidades. Com este avanço tecnológico, a procura por equipamentos novos aumentou, fazendo com que empresas de desenvolvimento tornassem a produção mais rápida e eficaz. Para tal a realização de testes a lotes ou a equipamentos individuais, tornou-se um papel fundamental para que o equipamento fosse entregue ao cliente pronto para utilização. Sendo o encapsulamento dos componentes cada vez mais pequeno, a realização de testes em produtos finais começou a tornar-se um problema, devido à dificuldade de acesso físico a pontos estratégicos de teste. Para tal foram desenvolvidas infraestruturas normalizadas capazes de ajudar na depuração de cada um dos equipamentos sem acesso direto aos pinos, das quais se pode destacar a norma IEEE1149.1 a nível digital e a IEEE1149.4, sendo esta baseada na norma anterior, mas com extensão para o domínio dos circuitos analógicos e mistos. Os dispositivos reconfiguráveis têm tornado possível a evolução de equipamentos mais pequenos, permitindo criar diversos circuitos no seu interior através de programação. Ao longo do tempo tem-se deparado que os dispositivos reconfiguráveis têm evoluído maioritariamente através da eletrónica com a utilização de Field-Programmable Gate Array (FPGA). O sucesso destes circuitos no domínio digital teve reflexo também no domínio analógico, os quais assumem especial importância, sendo denominados por FieldProgrammable Analog Arrays (FPAAs). Presentemente os dispositivos FPGA’s já incluem meios, frequentemente baseados na infraestrutura IEEE1149.1, que permitem a realização de um conjunto importante de operações de depuração do circuito. No entanto, as FPAA’s, encontram-se desprovidas desses meios, estando as operações de depuração e/ou teste limitadas às de acesso físico aos pinos antes da respetiva introdução no circuito global. É apenas possível realizar uma simulação de forma a perceber o possível estado do sistema, sendo necessário o acesso direto aos pinos para validar que o sistema funciona tal como foi configurada. Dado que uma parte importante do sucesso da infraestrutura IEEE1149.1 se deveu às suas características notáveis para apoiar operações de depuração em circuitos digitais, vale a pena analisar de que modo é que a infraestrutura IEEE1149.4 poderá apoiar as mesmas operações no domínio analógico. Desta forma, para criar um mecanismo de verificação funcional, realiza-se a interligação entre as FPAA’s e os dispositivos que implementem a infraestrutura IEEE1149.4. Para alargar o interesse pelo desenvolvimento de aplicações com utilização de FPAA’s, sem necessidade de utilização de uma placa de desenvolvimento, foram desenvolvidos meios de apoio ao ensino. Assim, a aproximação do aluno ao projeto para configuração de uma ou várias FPAA’s, com utilização de um microcontrolador externo, será mais facilitada. No presente trabalho, desenvolve-se uma solução capaz de tornar as FPAA’s acessíveis através de um único ponto para controlo e observação do sistema, sem necessidade de acesso direto aos pinos, facilitando-se assim as tarefas de teste e/ou depuração.