Desenvolvimento de um processador VLIW
Autor(a) principal: | |
---|---|
Data de Publicação: | 2013 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
Texto Completo: | http://hdl.handle.net/1822/40055 |
Resumo: | Dissertação de mestrado integrado em Engenharia Eletrónica Industrial e Computadores |
id |
RCAP_edc5dbabf3d2c4f0b1d6d2b2586e6b11 |
---|---|
oai_identifier_str |
oai:repositorium.sdum.uminho.pt:1822/40055 |
network_acronym_str |
RCAP |
network_name_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository_id_str |
7160 |
spelling |
Desenvolvimento de um processador VLIWDevelopment of a VLIW processorVery long instruction word (VLIW)Instruction level parallelism (ILP)Multi-cluster processorLow-power computingISA implementationVex assemblerEngenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e InformáticaDissertação de mestrado integrado em Engenharia Eletrónica Industrial e ComputadoresA arquitetura very long instruction word (VLIW) consiste numa implementação da técnica de aumento de performance instruction-level parallelism (ILP) e destaca-se das demais por efetuar esse paralelismo recorrendo à utilização de múltiplas unidades funcionais em paralelo. No VLIW, tanto a deteção de existência de paralelismo como a resolução de conflitos nas instruções é efetuada em compiling time, reduzindo significativamente a complexidade do hardware, o que resulta num menor custo de implementação e consumo inferior. Existem no entanto alguns obstáculos à afirmação desta arquitetura, como por exemplo a compatibilidade binária com o software legacy. Nesta dissertação pretende-se desenvolver um processador VLIW, pois, devido ao seu alto throughput, e baixo consumo, os processadores VLIW enquadram-se nos requisitos dos sistemas embebidos. O processador implementado deve servir-se da cache como meio de acesso à memória principal. Será também desenvolvido um Assembler dedicado ao processador implementado por forma a gerar código máquina compatível e com o intuito de permitir que futuras alterações na microarquitetura possam ser acompanhadas de alteração na geração de código máquina. Foi feito o estudo de alguns Instruction Set Arquitectures (ISAs) e de microarquitecturas VLIW existentes, de forma a implementar um processador VLIW softcore de acordo com o state-of-the-art numa plataforma Xilinx FPGA.A very long instruction word architecture (VLIW) is an implementation of the technique to increase performance instruction- level parallelism (ILP), and stands out from the others for making this parallelism through the use of multiple functional units in parallel. In VLIW, the detection of parallelism and conflict resolution in the instructions is done on compiling time, significantly reducing the complexity of the hardware, resulting in a lower cost of implementation and less consumption. However, there are some barriers to the affirmation of this architecture, such as the binary compatibility with legacy software. This thesis aims to develop a VLIW processor, because, thanks to its high throughput and low-power, VLIW processors fit the requirements of embedded systems. The implemented processor should use a cache memory for access to main memory. An assembler dedicated to the processor implemented will also be in order to generate machine code compatible and in order to allow future changes in the microarchitecture may be accompanied by changes in the generation of machine code. Study was conducted on some existing VLIW Instruction Set Architectures (ISAs) and microarchitectures in order to implement a soft-core VLIW processor according to the state-of-the-art in a Xilinx FPGA platform.Cardoso, PauloUniversidade do MinhoCosta, Henrique Miguel Basto da20132013-01-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/1822/40055porinfo:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2023-07-21T12:21:47Zoai:repositorium.sdum.uminho.pt:1822/40055Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T19:15:08.743755Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse |
dc.title.none.fl_str_mv |
Desenvolvimento de um processador VLIW Development of a VLIW processor |
title |
Desenvolvimento de um processador VLIW |
spellingShingle |
Desenvolvimento de um processador VLIW Costa, Henrique Miguel Basto da Very long instruction word (VLIW) Instruction level parallelism (ILP) Multi-cluster processor Low-power computing ISA implementation Vex assembler Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
title_short |
Desenvolvimento de um processador VLIW |
title_full |
Desenvolvimento de um processador VLIW |
title_fullStr |
Desenvolvimento de um processador VLIW |
title_full_unstemmed |
Desenvolvimento de um processador VLIW |
title_sort |
Desenvolvimento de um processador VLIW |
author |
Costa, Henrique Miguel Basto da |
author_facet |
Costa, Henrique Miguel Basto da |
author_role |
author |
dc.contributor.none.fl_str_mv |
Cardoso, Paulo Universidade do Minho |
dc.contributor.author.fl_str_mv |
Costa, Henrique Miguel Basto da |
dc.subject.por.fl_str_mv |
Very long instruction word (VLIW) Instruction level parallelism (ILP) Multi-cluster processor Low-power computing ISA implementation Vex assembler Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
topic |
Very long instruction word (VLIW) Instruction level parallelism (ILP) Multi-cluster processor Low-power computing ISA implementation Vex assembler Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
description |
Dissertação de mestrado integrado em Engenharia Eletrónica Industrial e Computadores |
publishDate |
2013 |
dc.date.none.fl_str_mv |
2013 2013-01-01T00:00:00Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/1822/40055 |
url |
http://hdl.handle.net/1822/40055 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação instacron:RCAAP |
instname_str |
Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
instacron_str |
RCAAP |
institution |
RCAAP |
reponame_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
collection |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository.name.fl_str_mv |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
repository.mail.fl_str_mv |
|
_version_ |
1799132597069021184 |