Ligação de alto desempenho entre FPGAs para switch ethernet FTT

• Autor(a) principal: Silva, Luís Emanuel Moutinho da
• Data de Publicação: 2010
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
• Texto Completo: http://hdl.handle.net/10773/5023
• topic: Engenharia electrónica; Sistemas em tempo real; Sistemas embebidos; Dispositivos lógicos programáveis; Redes de comunicação; Protocolos de redes; Ethernet (Redes de computadores)

O interesse no uso da Ethernet como uma rede de comunicação para sistemas industriais com propriedades de tempo-real tem vindo a crescer. No entanto a Ethernet como defenida na norma IEEE 802.3 não assegura o cumprimento de requisitos temporais exigentes. Apesar do uso de redes segmentadas eliminar o indeterminismo causado pelo protocolo CSMA/CD, os switches tradicionais possuem alguns inconvenientes que afectam negativamente as suas capacidades de comunicação em tempo-real, como por exemplo a ocorrência e possível overflow de filas nos seus portos de saída. Várias empresas e grupos de investigação começaram então a desenvolver protocolos que tentam aproveitar algumas propriedades da tecnologia Ethernet (elevada largura de banda, baixo custo) enquanto a tornam útil para aplicações de tempo-real. Todavia as garantias oferecidas por estes protocolos são estáticas, pouco flexíveis e não oferecem mecanismos de gestão dinâmica de qualidade de serviço (QoS). Surgiu então o projecto HaRTES (PTDC/EEA-ACR/73307/2006), financiado pela Fundação para a Ciência e Tecnologia (FCT), que tem como objectivo o desenvolvimento de um switch Ethernet com recurso à tecnologia FPGA, capaz de fornecer serviços de comunicação tempo-real, com grande flexibilidade, gestão dinâmica de recursos e utilização de largura de banda eficiente. O recurso a FPGAs provém da existência de várias funcionalidades do switch que requerem uma elevada previsibilidade, determinismo e velocidade na sua execução, sendo portanto preferíel a sua execução em hardware. As FPGAs possuem também um conjunto interessante de vantagens tais como a possibilidade de projecto de dispositivos com propriedades específicas, uma grande flexibilidade e capacidade lógica, bem como custos NRE (Nonrecurring engineering) baixos. No entanto a plataforma de hardware utilizada no desenvolvimento do switch HaRTES (NetFPGA), possuiu um número de portos Ethernet reduzido. Contudo existe a possibilidade de ligar várias plataformas através de ligações série multi-gigabit entre as suas FPGAs. O presente trabalho propõe o desenvolvimento de uma ligação de alta velocidade entre FPGAs, para permitir a integração de diversas plataformas NetFPGA como um único componente lógico com propriedades de tempo real, permitindo aumentar o número de portos existentes no switch HaRTES. Esta ligação tería obviamente de suportar um protocolo de comunicações tempo real bem como possuir latências e jitter reduzidos de modo a não prejudicar a qualidade temporal do projecto. Os testes realizados à ligação desenvolvida mostram valores baixos de latência e jitter, e uma gestão do tráfego dos portos homogénea, tal como desejado. Após a sua integração no projecto, testes comparativos mostraram que o uso da ligação multi-gigabit para transferir pacotes entre portos de diferentes NetFPGAs resulta num aumento de latência (de 5 ms para 7ms aproximadamente), consequência esperada pois os pacotes são processados por um maior número de lógica. Todavia a utilização da ligação permitiu a redução do valor médio de jitter de 0,92 ms para 0,28 ms aproximadamente.