Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding

Detalhes bibliográficos
Autor(a) principal: SILVA, Giovane Gomes
Data de Publicação: 2020
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações do UCpel
Texto Completo: http://tede.ucpel.edu.br:8080/jspui/handle/jspui/890
Resumo: A distribuição de vídeos com altíssimas definições e vídeos com tecnologias imersivas não param de crescer. Isso só é possível, por causa da codificação e decodificação de vídeo, que com técnicas eficientes deixam os vídeos mais compactos, permitindo que os dispositivos sejam capazes de armazenar, processar e transmitir esses conteúdos de vídeo. O codificador desenvolvido mais eficiente nos dias de hoje é o HEVC, porém, grupos de pesquisa trabalham para tornar a compressão de vídeo mais eficiente. Assim, um novo codificador de vídeo está sendo desenvolvido, o Versatile Video Coding (VVC). O VVC suporta vídeos 3D, vídeos em 360 graus, realidade virtual (Virtual Reality – VR), realidade aumentada (Augmented Reality – AR) e realidade mista (Mixed Reality – MR). Para compressão de vídeo de melhor definição, há um custo computacional maior. Será mostrado que a parte mais complexa de um codificador de vídeo é a estimação de movimento (ME), sendo a maior parte gasta em sua parte fracionária (Estimativa de Movimento Fracionário - FME). Esse projeto tem como proposta, desenvolver uma arquitetura de hardware aproximada dos filtros de interpolação fracionário do codificador VVC. Será aplicando técnicas de computação aproximada nos filtros. Ao aplicar filtros aproximados eles reduzem a complexidade computacional da interpolação fracionária, porém, com perda, insignificante, de PSNR e aumento da taxa de bits. Com a arquitetura proposta no trabalho, conseguiu operar a uma frequência de 522MHz e processar vídeos de 2560x1600 pixels a 30 fps com uma degradação de eficiência de compressão média de apenas 0,41% quando comparado com o VTM 10.0.
id UCPe_f1b212c55de85ea4c4e1b48f1ffabf91
oai_identifier_str oai:tede.ucpel.edu.br:jspui/890
network_acronym_str UCPe
network_name_str Biblioteca Digital de Teses e Dissertações do UCpel
repository_id_str
spelling Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Codingcodificação de vídeo; Versatile Video Coding; computação aproximada; estimação de movimento fracionário; filtro de interpolaçãovideo coding; Versatile Video Coding; approximate computation; fractional motion estimation; interpolation filterCIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOA distribuição de vídeos com altíssimas definições e vídeos com tecnologias imersivas não param de crescer. Isso só é possível, por causa da codificação e decodificação de vídeo, que com técnicas eficientes deixam os vídeos mais compactos, permitindo que os dispositivos sejam capazes de armazenar, processar e transmitir esses conteúdos de vídeo. O codificador desenvolvido mais eficiente nos dias de hoje é o HEVC, porém, grupos de pesquisa trabalham para tornar a compressão de vídeo mais eficiente. Assim, um novo codificador de vídeo está sendo desenvolvido, o Versatile Video Coding (VVC). O VVC suporta vídeos 3D, vídeos em 360 graus, realidade virtual (Virtual Reality – VR), realidade aumentada (Augmented Reality – AR) e realidade mista (Mixed Reality – MR). Para compressão de vídeo de melhor definição, há um custo computacional maior. Será mostrado que a parte mais complexa de um codificador de vídeo é a estimação de movimento (ME), sendo a maior parte gasta em sua parte fracionária (Estimativa de Movimento Fracionário - FME). Esse projeto tem como proposta, desenvolver uma arquitetura de hardware aproximada dos filtros de interpolação fracionário do codificador VVC. Será aplicando técnicas de computação aproximada nos filtros. Ao aplicar filtros aproximados eles reduzem a complexidade computacional da interpolação fracionária, porém, com perda, insignificante, de PSNR e aumento da taxa de bits. Com a arquitetura proposta no trabalho, conseguiu operar a uma frequência de 522MHz e processar vídeos de 2560x1600 pixels a 30 fps com uma degradação de eficiência de compressão média de apenas 0,41% quando comparado com o VTM 10.0.The distribution of videos with very high definitions and videos with immersive technologies are constantly growing. This is only possible because of video encoding and decoding, which with efficient techniques make the videos more compact that allow devices to store, process and transmit. The most efficient coder developed today is HEVC, however research groups are working to make video compression more efficient. Therefore, a new video encoder is being developed, Versatile Video Coding (VVC). VVC supports 3D videos, 360 degree videos, virtual reality (VR), augmented reality (AR) and mixed reality (MR). For better video compression, there is a higher computational cost. We will see that the most complex part of a video encoder is a motion estimation (ME), most of which is spent in its fractional part (Fractional Motion Estimation - FME). This project aims to develop a textit hardware architecture close to the fractional interpolation filters of the VVC encoder. It will be applying approximate computing techniques on the filters. By applying approximate filters they reduce the computational complexity of fractional interpolation, however, with insignificant loss of PSNR and an increase in the bits rate. With the proposed architecture at work, it was able to operate at a frequency of 522MHz and process videos from 2560x1600 pixels at 30 fps with an average compression efficiency degradation of only 0.41% when compared to the VTM 10.0.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESUniversidade Catolica de PelotasCentro de Ciencias Sociais e TecnologicasBrasilUCPelMestrado em Engenharia Eletronica e ComputacaoDINIZ, Cláudio MachadoALMEIDA, Sérgio José Melo deSOARES, Leonardo BandeiraSILVA, Giovane Gomes2021-09-09T12:46:06Z2020-12-08info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfSILVA, Giovane Gomes. Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding. 2020. 48 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas.http://tede.ucpel.edu.br:8080/jspui/handle/jspui/890porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações do UCpelinstname:Universidade Católica de Pelotas (UCPEL)instacron:UCPEL2021-09-10T04:00:13Zoai:tede.ucpel.edu.br:jspui/890Biblioteca Digital de Teses e Dissertaçõeshttp://www2.ufpel.edu.br/tede/http://tede.ucpel.edu.br:8080/oai/requestbiblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.bropendoar:2021-09-10T04:00:13Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL)false
dc.title.none.fl_str_mv Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
title Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
spellingShingle Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
SILVA, Giovane Gomes
codificação de vídeo; Versatile Video Coding; computação aproximada; estimação de movimento fracionário; filtro de interpolação
video coding; Versatile Video Coding; approximate computation; fractional motion estimation; interpolation filter
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
title_full Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
title_fullStr Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
title_full_unstemmed Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
title_sort Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding
author SILVA, Giovane Gomes
author_facet SILVA, Giovane Gomes
author_role author
dc.contributor.none.fl_str_mv DINIZ, Cláudio Machado
ALMEIDA, Sérgio José Melo de
SOARES, Leonardo Bandeira
dc.contributor.author.fl_str_mv SILVA, Giovane Gomes
dc.subject.por.fl_str_mv codificação de vídeo; Versatile Video Coding; computação aproximada; estimação de movimento fracionário; filtro de interpolação
video coding; Versatile Video Coding; approximate computation; fractional motion estimation; interpolation filter
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic codificação de vídeo; Versatile Video Coding; computação aproximada; estimação de movimento fracionário; filtro de interpolação
video coding; Versatile Video Coding; approximate computation; fractional motion estimation; interpolation filter
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description A distribuição de vídeos com altíssimas definições e vídeos com tecnologias imersivas não param de crescer. Isso só é possível, por causa da codificação e decodificação de vídeo, que com técnicas eficientes deixam os vídeos mais compactos, permitindo que os dispositivos sejam capazes de armazenar, processar e transmitir esses conteúdos de vídeo. O codificador desenvolvido mais eficiente nos dias de hoje é o HEVC, porém, grupos de pesquisa trabalham para tornar a compressão de vídeo mais eficiente. Assim, um novo codificador de vídeo está sendo desenvolvido, o Versatile Video Coding (VVC). O VVC suporta vídeos 3D, vídeos em 360 graus, realidade virtual (Virtual Reality – VR), realidade aumentada (Augmented Reality – AR) e realidade mista (Mixed Reality – MR). Para compressão de vídeo de melhor definição, há um custo computacional maior. Será mostrado que a parte mais complexa de um codificador de vídeo é a estimação de movimento (ME), sendo a maior parte gasta em sua parte fracionária (Estimativa de Movimento Fracionário - FME). Esse projeto tem como proposta, desenvolver uma arquitetura de hardware aproximada dos filtros de interpolação fracionário do codificador VVC. Será aplicando técnicas de computação aproximada nos filtros. Ao aplicar filtros aproximados eles reduzem a complexidade computacional da interpolação fracionária, porém, com perda, insignificante, de PSNR e aumento da taxa de bits. Com a arquitetura proposta no trabalho, conseguiu operar a uma frequência de 522MHz e processar vídeos de 2560x1600 pixels a 30 fps com uma degradação de eficiência de compressão média de apenas 0,41% quando comparado com o VTM 10.0.
publishDate 2020
dc.date.none.fl_str_mv 2020-12-08
2021-09-09T12:46:06Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv SILVA, Giovane Gomes. Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding. 2020. 48 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas.
http://tede.ucpel.edu.br:8080/jspui/handle/jspui/890
identifier_str_mv SILVA, Giovane Gomes. Arquitetura de hardware aproximada para o filtro de interpolação de pixel fracionário do padrão de codificação de vídeo Versatile Video Coding. 2020. 48 f. Dissertação( Mestrado em Engenharia Eletronica e Computacao) - Universidade Catolica de Pelotas, Pelotas.
url http://tede.ucpel.edu.br:8080/jspui/handle/jspui/890
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Catolica de Pelotas
Centro de Ciencias Sociais e Tecnologicas
Brasil
UCPel
Mestrado em Engenharia Eletronica e Computacao
publisher.none.fl_str_mv Universidade Catolica de Pelotas
Centro de Ciencias Sociais e Tecnologicas
Brasil
UCPel
Mestrado em Engenharia Eletronica e Computacao
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações do UCpel
instname:Universidade Católica de Pelotas (UCPEL)
instacron:UCPEL
instname_str Universidade Católica de Pelotas (UCPEL)
instacron_str UCPEL
institution UCPEL
reponame_str Biblioteca Digital de Teses e Dissertações do UCpel
collection Biblioteca Digital de Teses e Dissertações do UCpel
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações do UCpel - Universidade Católica de Pelotas (UCPEL)
repository.mail.fl_str_mv biblioteca@ucpel.edu.br||cristiane.chim@ucpel.tche.br
_version_ 1811734995585204224