Coprocessador para operações quânticas.

Detalhes bibliográficos
Autor(a) principal: Raposo, Sérgio de Souza
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UERJ
Texto Completo: http://www.bdtd.uerj.br/handle/1/11778
Resumo: The growing demand for computational power has pushed the research and development of digital processors that are even more dense in terms of transistor number and faster clock rate, without ignoring concerning constraints such as energy consumption, heat dissipation, manufacturing complexity and final market costs. Another approach to deal with digital information is quantum computation, that relies on a basic storage entity that keeps a superposition of the two possible states, in contrast with of a bit of a conventional computer, that stores only one of these two states. Simulators for quantum computation can run quantum algorithms on conventional computers. However, since these are developed using a software implementation, performance limitation occur due to the classical computational model used. This dissertation presents an implementable hardware architecture of a specialized coprocessor that simulates quantum operations, employing an application-specific design that allows parallel processing based on component replication and pipelining. The proposed architecture includes a quantum state memory, where individual and joined states of q-bits are stored; a scratch memory, dedicated to storing quantum operators that are built at runtime; the arithmetic unit, that performs complex numbers multiplications, to allow the full computation of tensorial and scalar products of matrices, required to implement quantum operators; the measurement unit, that is required to perform quantum state observation; and the control unit, that controls proper operation of the datapath components using a microprogram and some other auxiliary components.
id UERJ_ab297f0da6ad195896e14ec553c783ec
oai_identifier_str oai:www.bdtd.uerj.br:1/11778
network_acronym_str UERJ
network_name_str Biblioteca Digital de Teses e Dissertações da UERJ
repository_id_str 2903
spelling Nedjah, Nadiahttp://lattes.cnpq.br/5417946704251656Mourelle, Luiza de Macedohttp://lattes.cnpq.br/4189604454431782Pilla, Maurício Limahttp://lattes.cnpq.br/5401660213198750Portugal, Renatohttp://lattes.cnpq.br/2605062132611045http://lattes.cnpq.br/0558148092853561Raposo, Sérgio de Souza2021-01-06T19:17:48Z2012-08-212012-02-27RAPOSO, Sérgio de Souza. Coprocessador para operações quânticas.. 2012. 102 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2012.http://www.bdtd.uerj.br/handle/1/11778The growing demand for computational power has pushed the research and development of digital processors that are even more dense in terms of transistor number and faster clock rate, without ignoring concerning constraints such as energy consumption, heat dissipation, manufacturing complexity and final market costs. Another approach to deal with digital information is quantum computation, that relies on a basic storage entity that keeps a superposition of the two possible states, in contrast with of a bit of a conventional computer, that stores only one of these two states. Simulators for quantum computation can run quantum algorithms on conventional computers. However, since these are developed using a software implementation, performance limitation occur due to the classical computational model used. This dissertation presents an implementable hardware architecture of a specialized coprocessor that simulates quantum operations, employing an application-specific design that allows parallel processing based on component replication and pipelining. The proposed architecture includes a quantum state memory, where individual and joined states of q-bits are stored; a scratch memory, dedicated to storing quantum operators that are built at runtime; the arithmetic unit, that performs complex numbers multiplications, to allow the full computation of tensorial and scalar products of matrices, required to implement quantum operators; the measurement unit, that is required to perform quantum state observation; and the control unit, that controls proper operation of the datapath components using a microprogram and some other auxiliary components.A demanda crescente por poder computacional estimulou a pesquisa e desenvolvimento de processadores digitais cada vez mais densos em termos de transistores e com clock mais rápido, porém não podendo desconsiderar aspectos limitantes como consumo, dissipação de calor, complexidade fabril e valor comercial. Em outra linha de tratamento da informação, está a computação quântica, que tem como repositório elementar de armazenamento a versão quântica do bit, o q-bit ou quantum bit, guardando a superposição de dois estados, diferentemente do bit clássico, o qual registra apenas um dos estados. Simuladores quânticos, executáveis em computadores convencionais, possibilitam a execução de algoritmos quânticos mas, devido ao fato de serem produtos de software, estão sujeitos à redução de desempenho em razão do modelo computacional e limitações de memória. Esta Dissertação trata de uma versão implementável em hardware de um coprocessador para simulação de operações quânticas, utilizando uma arquitetura dedicada à aplicação, com possibilidade de explorar o paralelismo por replicação de componentes e pipeline. A arquitetura inclui uma memória de estado quântico, na qual são armazenados os estados individuais e grupais dos q-bits; uma memória de rascunho, onde serão armazenados os operadores quânticos para dois ou mais q-bits construídos em tempo de execução; uma unidade de cálculo, responsável pela execução de produtos de números complexos, base dos produtos tensoriais e matriciais necessários à execução das operações quânticas; uma unidade de medição, necessária à determinação do estado quântico da máquina; e, uma unidade de controle, que permite controlar a operação correta dos componente da via de dados, utilizando um microprograma e alguns outros componentes auxiliares.Submitted by Boris Flegr (boris@uerj.br) on 2021-01-06T19:17:48Z No. of bitstreams: 1 Sergio de Souza Raposo.pdf: 953327 bytes, checksum: 3f5252304e9e1f972b78ee8a9a01906b (MD5)Made available in DSpace on 2021-01-06T19:17:48Z (GMT). No. of bitstreams: 1 Sergio de Souza Raposo.pdf: 953327 bytes, checksum: 3f5252304e9e1f972b78ee8a9a01906b (MD5) Previous issue date: 2012-02-27Fundação de Amparo à Pesquisa do Estado do Rio de Janeiroapplication/pdfporUniversidade do Estado do Rio de JaneiroPrograma de Pós-Graduação em Engenharia EletrônicaUERJBRCentro de Tecnologia e Ciências::Faculdade de EngenhariaCoprocessorQuantum computingEmulatorsCoprocessadorComputação quânticaEmuladoresCNPQ::ENGENHARIASCoprocessador para operações quânticas.Coprocessor for quantum operations.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UERJinstname:Universidade do Estado do Rio de Janeiro (UERJ)instacron:UERJORIGINALSergio de Souza Raposo.pdfapplication/pdf953327http://www.bdtd.uerj.br/bitstream/1/11778/1/Sergio+de+Souza+Raposo.pdf3f5252304e9e1f972b78ee8a9a01906bMD511/117782024-02-27 15:16:47.481oai:www.bdtd.uerj.br:1/11778Biblioteca Digital de Teses e Dissertaçõeshttp://www.bdtd.uerj.br/PUBhttps://www.bdtd.uerj.br:8443/oai/requestbdtd.suporte@uerj.bropendoar:29032024-02-27T18:16:47Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)false
dc.title.por.fl_str_mv Coprocessador para operações quânticas.
dc.title.alternative.eng.fl_str_mv Coprocessor for quantum operations.
title Coprocessador para operações quânticas.
spellingShingle Coprocessador para operações quânticas.
Raposo, Sérgio de Souza
Coprocessor
Quantum computing
Emulators
Coprocessador
Computação quântica
Emuladores
CNPQ::ENGENHARIAS
title_short Coprocessador para operações quânticas.
title_full Coprocessador para operações quânticas.
title_fullStr Coprocessador para operações quânticas.
title_full_unstemmed Coprocessador para operações quânticas.
title_sort Coprocessador para operações quânticas.
author Raposo, Sérgio de Souza
author_facet Raposo, Sérgio de Souza
author_role author
dc.contributor.advisor1.fl_str_mv Nedjah, Nadia
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/5417946704251656
dc.contributor.advisor-co1.fl_str_mv Mourelle, Luiza de Macedo
dc.contributor.advisor-co1Lattes.fl_str_mv http://lattes.cnpq.br/4189604454431782
dc.contributor.referee1.fl_str_mv Pilla, Maurício Lima
dc.contributor.referee1Lattes.fl_str_mv http://lattes.cnpq.br/5401660213198750
dc.contributor.referee2.fl_str_mv Portugal, Renato
dc.contributor.referee2Lattes.fl_str_mv http://lattes.cnpq.br/2605062132611045
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/0558148092853561
dc.contributor.author.fl_str_mv Raposo, Sérgio de Souza
contributor_str_mv Nedjah, Nadia
Mourelle, Luiza de Macedo
Pilla, Maurício Lima
Portugal, Renato
dc.subject.eng.fl_str_mv Coprocessor
Quantum computing
Emulators
topic Coprocessor
Quantum computing
Emulators
Coprocessador
Computação quântica
Emuladores
CNPQ::ENGENHARIAS
dc.subject.por.fl_str_mv Coprocessador
Computação quântica
Emuladores
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS
description The growing demand for computational power has pushed the research and development of digital processors that are even more dense in terms of transistor number and faster clock rate, without ignoring concerning constraints such as energy consumption, heat dissipation, manufacturing complexity and final market costs. Another approach to deal with digital information is quantum computation, that relies on a basic storage entity that keeps a superposition of the two possible states, in contrast with of a bit of a conventional computer, that stores only one of these two states. Simulators for quantum computation can run quantum algorithms on conventional computers. However, since these are developed using a software implementation, performance limitation occur due to the classical computational model used. This dissertation presents an implementable hardware architecture of a specialized coprocessor that simulates quantum operations, employing an application-specific design that allows parallel processing based on component replication and pipelining. The proposed architecture includes a quantum state memory, where individual and joined states of q-bits are stored; a scratch memory, dedicated to storing quantum operators that are built at runtime; the arithmetic unit, that performs complex numbers multiplications, to allow the full computation of tensorial and scalar products of matrices, required to implement quantum operators; the measurement unit, that is required to perform quantum state observation; and the control unit, that controls proper operation of the datapath components using a microprogram and some other auxiliary components.
publishDate 2012
dc.date.available.fl_str_mv 2012-08-21
dc.date.issued.fl_str_mv 2012-02-27
dc.date.accessioned.fl_str_mv 2021-01-06T19:17:48Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv RAPOSO, Sérgio de Souza. Coprocessador para operações quânticas.. 2012. 102 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2012.
dc.identifier.uri.fl_str_mv http://www.bdtd.uerj.br/handle/1/11778
identifier_str_mv RAPOSO, Sérgio de Souza. Coprocessador para operações quânticas.. 2012. 102 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2012.
url http://www.bdtd.uerj.br/handle/1/11778
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia Eletrônica
dc.publisher.initials.fl_str_mv UERJ
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Centro de Tecnologia e Ciências::Faculdade de Engenharia
publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UERJ
instname:Universidade do Estado do Rio de Janeiro (UERJ)
instacron:UERJ
instname_str Universidade do Estado do Rio de Janeiro (UERJ)
instacron_str UERJ
institution UERJ
reponame_str Biblioteca Digital de Teses e Dissertações da UERJ
collection Biblioteca Digital de Teses e Dissertações da UERJ
bitstream.url.fl_str_mv http://www.bdtd.uerj.br/bitstream/1/11778/1/Sergio+de+Souza+Raposo.pdf
bitstream.checksum.fl_str_mv 3f5252304e9e1f972b78ee8a9a01906b
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)
repository.mail.fl_str_mv bdtd.suporte@uerj.br
_version_ 1811728660927873024