Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES).
Autor(a) principal: | |
---|---|
Data de Publicação: | 2018 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFCG |
Texto Completo: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
Resumo: | A criptografia aplicada à segurança em transações de informações eletrônicas adquiriu uma grande relevância nos últimos anos. O Advanced Encryption Standard (AES) é utilizado para proteção de dados, desde dados governamentais até redes de WiFi, por exemplo. O tamanho de sua chave torna-o mais robusto contra ação de hackers. Este trabalho apresenta um estudo sobre o AES e a implementação do mesmo em hardware. Inicialmente, foi feito um estudo teórico acerca do tema, seguido da arquitetura proposta e finalmente, resultados de simulações e testes realizado em uma FPGA para validação do algoritmo. |
id |
UFCG_158f19240954cbc4665dd62a7542c18c |
---|---|
oai_identifier_str |
oai:localhost:riufcg/18946 |
network_acronym_str |
UFCG |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
repository_id_str |
4851 |
spelling |
SANTOS JÚNIOR, Gutemberg Gonçalves dos.SANTOS JÚNIOR, G. Ghttp://lattes.cnpq.br/0204301941083935MORAIS, Marcos Ricardo Alcântara.MORAIS, M. R. A.ABRANTES, R. F. R.http://lattes.cnpq.br/1816682733578201ABRANTES, Rubens Fernandes Roux.A criptografia aplicada à segurança em transações de informações eletrônicas adquiriu uma grande relevância nos últimos anos. O Advanced Encryption Standard (AES) é utilizado para proteção de dados, desde dados governamentais até redes de WiFi, por exemplo. O tamanho de sua chave torna-o mais robusto contra ação de hackers. Este trabalho apresenta um estudo sobre o AES e a implementação do mesmo em hardware. Inicialmente, foi feito um estudo teórico acerca do tema, seguido da arquitetura proposta e finalmente, resultados de simulações e testes realizado em uma FPGA para validação do algoritmo.Encryption applied to security of electronic information transactions has become more relevant in past years. The Advanced Encryption Standard (AES) is used for data protection, from government data to WiFi networks, for example. The size of its key makes it more robust against hackers. This work presents a study about AES and its implementation in hardware. Initially, a theoretical study was done on the subject, followed by the proposed architecture and finally, results of simulations and tests performed in a FPGA for validation of the algorithm.Submitted by Joana Darc Morais da Silva (darc.campo@gmail.com) on 2021-05-20T20:33:38Z No. of bitstreams: 1 RUBENS FERNANDES ROUX ABRANTES - TCC ENG. ELÉTRICA 2018..pdf: 1681422 bytes, checksum: 61f9772e9614e6332d779971fa09c9de (MD5)Made available in DSpace on 2021-05-20T20:33:38Z (GMT). No. of bitstreams: 1 RUBENS FERNANDES ROUX ABRANTES - TCC ENG. ELÉTRICA 2018..pdf: 1681422 bytes, checksum: 61f9772e9614e6332d779971fa09c9de (MD5) Previous issue date: 2018Universidade Federal de Campina GrandeUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Advanced Encryption StandartHardware de encriptação e decriptaçãoDecriptaçãoEncriptaçãoDesign de algoritmoSegurança de dadosFPGA - Field Programmable Gate ArrayField Programmable Gate Array - FPGAArranjo de portas programáveis em campoAlgoritmo AES - Advanced Encryption StandartAdvanced Encryption StandartEncryption and decryption hardwareDecryptionEncryptionAlgorithm designData securityFPGA - Field Programmable Gate ArrayField Programmable Gate Array - FPGAField programmable door arrangementAES Algorithm - Advanced Encryption StandartImplementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES).Implementation in encryption and decryption hardware using Advanced Encryption Standart (AES).20182021-05-20T20:33:38Z2021-05-202021-05-20T20:33:38Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946ABRANTES, Rubens Fernandes Roux. Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). 2018. 35f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGLICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/18946/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52ORIGINALRUBENS FERNANDES ROUX ABRANTES - TCC ENG. ELÉTRICA 2018..pdfRUBENS FERNANDES ROUX ABRANTES - TCC ENG. ELÉTRICA 2018..pdfapplication/pdf1681422http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/18946/1/RUBENS+FERNANDES+ROUX+ABRANTES+-+TCC+ENG.+EL%C3%89TRICA+2018..pdf61f9772e9614e6332d779971fa09c9deMD51riufcg/189462021-05-20 17:35:43.962oai:localhost:riufcg/18946Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512024-07-01T10:19:53.707070Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false |
dc.title.pt_BR.fl_str_mv |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
dc.title.alternative.pt_BR.fl_str_mv |
Implementation in encryption and decryption hardware using Advanced Encryption Standart (AES). |
title |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
spellingShingle |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). ABRANTES, Rubens Fernandes Roux. Engenharia Elétrica. Advanced Encryption Standart Hardware de encriptação e decriptação Decriptação Encriptação Design de algoritmo Segurança de dados FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Arranjo de portas programáveis em campo Algoritmo AES - Advanced Encryption Standart Advanced Encryption Standart Encryption and decryption hardware Decryption Encryption Algorithm design Data security FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Field programmable door arrangement AES Algorithm - Advanced Encryption Standart |
title_short |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
title_full |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
title_fullStr |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
title_full_unstemmed |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
title_sort |
Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). |
author |
ABRANTES, Rubens Fernandes Roux. |
author_facet |
ABRANTES, Rubens Fernandes Roux. |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
dc.contributor.advisor1ID.fl_str_mv |
SANTOS JÚNIOR, G. G |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/0204301941083935 |
dc.contributor.referee1.fl_str_mv |
MORAIS, Marcos Ricardo Alcântara. |
dc.contributor.referee1ID.fl_str_mv |
MORAIS, M. R. A. |
dc.contributor.authorID.fl_str_mv |
ABRANTES, R. F. R. |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/1816682733578201 |
dc.contributor.author.fl_str_mv |
ABRANTES, Rubens Fernandes Roux. |
contributor_str_mv |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. MORAIS, Marcos Ricardo Alcântara. |
dc.subject.cnpq.fl_str_mv |
Engenharia Elétrica. |
topic |
Engenharia Elétrica. Advanced Encryption Standart Hardware de encriptação e decriptação Decriptação Encriptação Design de algoritmo Segurança de dados FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Arranjo de portas programáveis em campo Algoritmo AES - Advanced Encryption Standart Advanced Encryption Standart Encryption and decryption hardware Decryption Encryption Algorithm design Data security FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Field programmable door arrangement AES Algorithm - Advanced Encryption Standart |
dc.subject.por.fl_str_mv |
Advanced Encryption Standart Hardware de encriptação e decriptação Decriptação Encriptação Design de algoritmo Segurança de dados FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Arranjo de portas programáveis em campo Algoritmo AES - Advanced Encryption Standart Advanced Encryption Standart Encryption and decryption hardware Decryption Encryption Algorithm design Data security FPGA - Field Programmable Gate Array Field Programmable Gate Array - FPGA Field programmable door arrangement AES Algorithm - Advanced Encryption Standart |
description |
A criptografia aplicada à segurança em transações de informações eletrônicas adquiriu uma grande relevância nos últimos anos. O Advanced Encryption Standard (AES) é utilizado para proteção de dados, desde dados governamentais até redes de WiFi, por exemplo. O tamanho de sua chave torna-o mais robusto contra ação de hackers. Este trabalho apresenta um estudo sobre o AES e a implementação do mesmo em hardware. Inicialmente, foi feito um estudo teórico acerca do tema, seguido da arquitetura proposta e finalmente, resultados de simulações e testes realizado em uma FPGA para validação do algoritmo. |
publishDate |
2018 |
dc.date.issued.fl_str_mv |
2018 |
dc.date.accessioned.fl_str_mv |
2021-05-20T20:33:38Z |
dc.date.available.fl_str_mv |
2021-05-20 2021-05-20T20:33:38Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
dc.identifier.citation.fl_str_mv |
ABRANTES, Rubens Fernandes Roux. Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). 2018. 35f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
url |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
identifier_str_mv |
ABRANTES, Rubens Fernandes Roux. Implementação em hardware de encriptação e decriptação com utilização do Advanced Encryption Standart (AES). 2018. 35f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18946 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.publisher.initials.fl_str_mv |
UFCG |
dc.publisher.country.fl_str_mv |
Brasil |
dc.publisher.department.fl_str_mv |
Centro de Engenharia Elétrica e Informática - CEEI |
publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFCG instname:Universidade Federal de Campina Grande (UFCG) instacron:UFCG |
instname_str |
Universidade Federal de Campina Grande (UFCG) |
instacron_str |
UFCG |
institution |
UFCG |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
collection |
Biblioteca Digital de Teses e Dissertações da UFCG |
bitstream.url.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/18946/2/license.txt http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/18946/1/RUBENS+FERNANDES+ROUX+ABRANTES+-+TCC+ENG.+EL%C3%89TRICA+2018..pdf |
bitstream.checksum.fl_str_mv |
8a4605be74aa9ea9d79846c1fba20a33 61f9772e9614e6332d779971fa09c9de |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG) |
repository.mail.fl_str_mv |
bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br |
_version_ |
1803396733596598272 |