Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.

Detalhes bibliográficos
Autor(a) principal: BARRETO, Andrea Costa.
Data de Publicação: 2011
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3165
Resumo: Apresenta-se neste trabalho a concepção de um circuito de condicionamento de sinais analógicos, a ser integrado em um ASIC (Application Specific Integrated Circuit), que atenda aos requisitos de leitura dos conversores analógicos digitais embutidos em microcontroladores de mercado, usados em sistemas de aquisição de dados. Este circuito de condicionamento apresenta uma arquitetura composta por um amplificador diferencial, um circuito buffer e um circuito que gera uma tensão de referência a ser disponibilizada externamente para o conversor analógico digital. Duas áreas de aplicação são apresentadas como metas: industrial e médica, mas o chip a ser desenvolvido poderá ser usado em outras aplicações. Desenvolvem-se também os projetos em nível de transistor dos blocos que compõem o circuito. O amplificador diferencial, parte principal do circuito de condicionamento de sinais, é responsável por amplificar e fornecer um nível CC ao sinal a ser medido pelo sistema de aquisição de dados, ajustando-o à faixa de 0 V a um valor de tensão gerado pelo circuito de referência. O circuito buffer faz uma cópia da tensão do amplificador diferencial, aplicada em sua entrada, na sua saída e acopla as impedâncias, disponibilizando o sinal à leitura do conversor analógico digital. Utiliza-se a tecnologia ON Semiconductor CMOS 0,5 m para o projeto. Mostram-se neste trabalho os resultados das simulações feitas nos blocos funcionais internos do circuito integrado. A fim de testar o desempenho do circuito de condicionamento completo, apresentam-se os resultados para dois sinais de entrada com amplitudes situadas nos extremos das aplicações consideradas neste trabalho: um sinal da rede elétrica e um sinal de um eletrocardiograma (ECG). Após as simulações, apresenta-se o leiaute com as devidas verificações deste circuito, respeitando os limites tecnológicos imposto pelo design kit utilizado. Com os resultados desta dissertação, este projeto será posteriormente fabricado e caracterizado.
id UFCG_362a98a93b84af9dfbfffddc0799d465
oai_identifier_str oai:localhost:riufcg/3165
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str 4851
spelling FREIRE, Raimundo Carlos Silvério.FREIRE, R. C. S.http://lattes.cnpq.br/4016576596215504CUNHA, Ana Isabela Araújo.CUNHA, A. I. A.http://lattes.cnpq.br/7248197377172014BOURGUET, Vincent Patrick Marie.LUCIANO, Benedito Antonio.DUPOUY, Emmanuel Benoit Jean-Baptiste.BARRETO, A. C.BARRETO, Andrea Costa.Apresenta-se neste trabalho a concepção de um circuito de condicionamento de sinais analógicos, a ser integrado em um ASIC (Application Specific Integrated Circuit), que atenda aos requisitos de leitura dos conversores analógicos digitais embutidos em microcontroladores de mercado, usados em sistemas de aquisição de dados. Este circuito de condicionamento apresenta uma arquitetura composta por um amplificador diferencial, um circuito buffer e um circuito que gera uma tensão de referência a ser disponibilizada externamente para o conversor analógico digital. Duas áreas de aplicação são apresentadas como metas: industrial e médica, mas o chip a ser desenvolvido poderá ser usado em outras aplicações. Desenvolvem-se também os projetos em nível de transistor dos blocos que compõem o circuito. O amplificador diferencial, parte principal do circuito de condicionamento de sinais, é responsável por amplificar e fornecer um nível CC ao sinal a ser medido pelo sistema de aquisição de dados, ajustando-o à faixa de 0 V a um valor de tensão gerado pelo circuito de referência. O circuito buffer faz uma cópia da tensão do amplificador diferencial, aplicada em sua entrada, na sua saída e acopla as impedâncias, disponibilizando o sinal à leitura do conversor analógico digital. Utiliza-se a tecnologia ON Semiconductor CMOS 0,5 m para o projeto. Mostram-se neste trabalho os resultados das simulações feitas nos blocos funcionais internos do circuito integrado. A fim de testar o desempenho do circuito de condicionamento completo, apresentam-se os resultados para dois sinais de entrada com amplitudes situadas nos extremos das aplicações consideradas neste trabalho: um sinal da rede elétrica e um sinal de um eletrocardiograma (ECG). Após as simulações, apresenta-se o leiaute com as devidas verificações deste circuito, respeitando os limites tecnológicos imposto pelo design kit utilizado. Com os resultados desta dissertação, este projeto será posteriormente fabricado e caracterizado.This work presents the conception of an analog signal conditioning circuit to be integrated into an ASIC (Application Specific Integrated Circuit), which meets the requirements of the digital to analog converter embedded in a microcontroller used in data acquisition systems. The conditioning circuit architecture here presented is composed by a differential amplifier, a buffer circuit and a reference voltage generator. The reference voltage is externally provided to the analog to digital converter. Two areas of application are presented as targets: industrial and medical, but the chip to be developed can be used in other applications. The design of transistor-level blocks that make up the circuit is accomplished. The differential amplifier, the major part of the signal conditioning circuit, is responsible for amplifying and providing a DC level to the signal being measured by the data acquisition system, adjusting it to the range between 0 V and a voltage value generated by a reference circuit. The buffer circuit makes a copy of the differential amplifier output voltage at its own low impedance output, providing the signal to be read by the analog to digital converter. ON Semiconductor CMOS 0.5 m technology is used for the design. The simulation results for the internal functional blocks of the integrated circuit are shown. In order to test the performance of the complete conditioning circuit, we present the results for two input signals with amplitudes in the extremes of application considered in this work: a power grid signal and an electrocardiogram (ECG) signal. After the simulations, the layout is presented with appropriate verification of this circuit within the limits imposed by the design kit technology used. With the results of this dissertation, this design will be fabricated and subsequently characterized.Submitted by Deyse Queiroz (deysequeirozz@hotmail.com) on 2019-03-19T18:32:18Z No. of bitstreams: 1 ANDREA COSTA BARRETO - DISSERTAÇÃO PPGEE 2011..pdf: 1424524 bytes, checksum: f5a4e35f232297180e7ad47a16ea0b06 (MD5)Made available in DSpace on 2019-03-19T18:32:18Z (GMT). No. of bitstreams: 1 ANDREA COSTA BARRETO - DISSERTAÇÃO PPGEE 2011..pdf: 1424524 bytes, checksum: f5a4e35f232297180e7ad47a16ea0b06 (MD5) Previous issue date: 2011-08-26Universidade Federal de Campina GrandePÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEICircuito Integrado.Engenharia Elétrica.Circuito de Condicionamento de Sinais.Circuito Integrado.Buffer.Conversor Analógico Digital.Tecnologia CMOS 0,5 um.Signal Conditioning Circuit.Integrated Circuit.Differential Amplifier.Digital Analog Converter.CMOS Technology 0.5 um.Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.Analogue signal conditioning circuit using 0.5 um technology for industrial and biomedical signals.2011-08-262019-03-19T18:32:18Z2019-03-192019-03-19T18:32:18Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3165BARRETO, Andrea Costa. Circuito integrado de condinamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos. 2011. 81f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGORIGINALANDREA COSTA BARRETO - DISSERTAÇÃO PPGEE 2011.pdfANDREA COSTA BARRETO - DISSERTAÇÃO PPGEE 2011.pdfapplication/pdf1141072http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/3165/3/ANDREA+COSTA+BARRETO+-+DISSERTA%C3%87%C3%83O+PPGEE+2011.pdff210dc42b42aa63a9f0b32b6cecbaa1dMD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/3165/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/31652021-06-14 17:40:49.017oai:localhost:riufcg/3165Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512024-07-01T09:58:45.147482Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
dc.title.alternative.pt_BR.fl_str_mv Analogue signal conditioning circuit using 0.5 um technology for industrial and biomedical signals.
title Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
spellingShingle Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
BARRETO, Andrea Costa.
Circuito Integrado.
Engenharia Elétrica.
Circuito de Condicionamento de Sinais.
Circuito Integrado.
Buffer.
Conversor Analógico Digital.
Tecnologia CMOS 0,5 um.
Signal Conditioning Circuit.
Integrated Circuit.
Differential Amplifier.
Digital Analog Converter.
CMOS Technology 0.5 um.
title_short Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
title_full Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
title_fullStr Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
title_full_unstemmed Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
title_sort Circuito integrado de condicionamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos.
author BARRETO, Andrea Costa.
author_facet BARRETO, Andrea Costa.
author_role author
dc.contributor.advisor2ID.pt_BR.fl_str_mv CUNHA, A. I. A.
dc.contributor.advisor1.fl_str_mv FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1ID.fl_str_mv FREIRE, R. C. S.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/4016576596215504
dc.contributor.advisor2.fl_str_mv CUNHA, Ana Isabela Araújo.
dc.contributor.advisor2Lattes.fl_str_mv http://lattes.cnpq.br/7248197377172014
dc.contributor.referee1.fl_str_mv BOURGUET, Vincent Patrick Marie.
dc.contributor.referee2.fl_str_mv LUCIANO, Benedito Antonio.
dc.contributor.referee3.fl_str_mv DUPOUY, Emmanuel Benoit Jean-Baptiste.
dc.contributor.authorID.fl_str_mv BARRETO, A. C.
dc.contributor.author.fl_str_mv BARRETO, Andrea Costa.
contributor_str_mv FREIRE, Raimundo Carlos Silvério.
CUNHA, Ana Isabela Araújo.
BOURGUET, Vincent Patrick Marie.
LUCIANO, Benedito Antonio.
DUPOUY, Emmanuel Benoit Jean-Baptiste.
dc.subject.cnpq.fl_str_mv Circuito Integrado.
Engenharia Elétrica.
topic Circuito Integrado.
Engenharia Elétrica.
Circuito de Condicionamento de Sinais.
Circuito Integrado.
Buffer.
Conversor Analógico Digital.
Tecnologia CMOS 0,5 um.
Signal Conditioning Circuit.
Integrated Circuit.
Differential Amplifier.
Digital Analog Converter.
CMOS Technology 0.5 um.
dc.subject.por.fl_str_mv Circuito de Condicionamento de Sinais.
Circuito Integrado.
Buffer.
Conversor Analógico Digital.
Tecnologia CMOS 0,5 um.
Signal Conditioning Circuit.
Integrated Circuit.
Differential Amplifier.
Digital Analog Converter.
CMOS Technology 0.5 um.
description Apresenta-se neste trabalho a concepção de um circuito de condicionamento de sinais analógicos, a ser integrado em um ASIC (Application Specific Integrated Circuit), que atenda aos requisitos de leitura dos conversores analógicos digitais embutidos em microcontroladores de mercado, usados em sistemas de aquisição de dados. Este circuito de condicionamento apresenta uma arquitetura composta por um amplificador diferencial, um circuito buffer e um circuito que gera uma tensão de referência a ser disponibilizada externamente para o conversor analógico digital. Duas áreas de aplicação são apresentadas como metas: industrial e médica, mas o chip a ser desenvolvido poderá ser usado em outras aplicações. Desenvolvem-se também os projetos em nível de transistor dos blocos que compõem o circuito. O amplificador diferencial, parte principal do circuito de condicionamento de sinais, é responsável por amplificar e fornecer um nível CC ao sinal a ser medido pelo sistema de aquisição de dados, ajustando-o à faixa de 0 V a um valor de tensão gerado pelo circuito de referência. O circuito buffer faz uma cópia da tensão do amplificador diferencial, aplicada em sua entrada, na sua saída e acopla as impedâncias, disponibilizando o sinal à leitura do conversor analógico digital. Utiliza-se a tecnologia ON Semiconductor CMOS 0,5 m para o projeto. Mostram-se neste trabalho os resultados das simulações feitas nos blocos funcionais internos do circuito integrado. A fim de testar o desempenho do circuito de condicionamento completo, apresentam-se os resultados para dois sinais de entrada com amplitudes situadas nos extremos das aplicações consideradas neste trabalho: um sinal da rede elétrica e um sinal de um eletrocardiograma (ECG). Após as simulações, apresenta-se o leiaute com as devidas verificações deste circuito, respeitando os limites tecnológicos imposto pelo design kit utilizado. Com os resultados desta dissertação, este projeto será posteriormente fabricado e caracterizado.
publishDate 2011
dc.date.issued.fl_str_mv 2011-08-26
dc.date.accessioned.fl_str_mv 2019-03-19T18:32:18Z
dc.date.available.fl_str_mv 2019-03-19
2019-03-19T18:32:18Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3165
dc.identifier.citation.fl_str_mv BARRETO, Andrea Costa. Circuito integrado de condinamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos. 2011. 81f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3165
identifier_str_mv BARRETO, Andrea Costa. Circuito integrado de condinamento de sinais analógicos utilizando tecnologia 0,5 um para sinais industriais e biomédicos. 2011. 81f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/3165/3/ANDREA+COSTA+BARRETO+-+DISSERTA%C3%87%C3%83O+PPGEE+2011.pdf
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/3165/2/license.txt
bitstream.checksum.fl_str_mv f210dc42b42aa63a9f0b32b6cecbaa1d
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1803396542233575424