Estágio integrado na BrPhotonics.
Autor(a) principal: | |
---|---|
Data de Publicação: | 2017 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFCG |
Texto Completo: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037 |
Resumo: | Neste relatório, descreve-se as atividades que foram realizadas durante o período de estágio integrado na área de Microeletrônica da BrPhotonics. O foco deste trabalho foi na compreensão do funcionamento de um Processador de Sinais Digitais (DSP) voltado para a aplicação em sistemas ópticos coerentes, para que a partir do conhecimento adquirido fosse possível realizar a descrição de hardware de blocos internos a um DSP que utiliza a tecnologia CMOS de 14 nm. |
id |
UFCG_564a2ba99c324892b77340fa6822c3a9 |
---|---|
oai_identifier_str |
oai:localhost:riufcg/20037 |
network_acronym_str |
UFCG |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
repository_id_str |
4851 |
spelling |
SILVA, Jaidilson Jó da.SILVA, J. J.http://lattes.cnpq.br/9247322786251981SANTOS JÚNIOR, Gutemberg Gonçalves dos.SANTOS JÚNIOR, G. G.FORMIGA, D. A.http://lattes.cnpq.br/0113112487384993FORMIGA, Daniel Abrantes.Submitted by Joana Darc Morais da Silva (darc.campo@gmail.com) on 2021-07-14T16:53:46Z No. of bitstreams: 1 DANIEL ABRANTES FORMIGA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2017.pdf: 1358816 bytes, checksum: 579a72c02aa749d686f8e2b1d1fd2770 (MD5)Made available in DSpace on 2021-07-14T16:53:46Z (GMT). No. of bitstreams: 1 DANIEL ABRANTES FORMIGA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2017.pdf: 1358816 bytes, checksum: 579a72c02aa749d686f8e2b1d1fd2770 (MD5) Previous issue date: 2017-04-10Neste relatório, descreve-se as atividades que foram realizadas durante o período de estágio integrado na área de Microeletrônica da BrPhotonics. O foco deste trabalho foi na compreensão do funcionamento de um Processador de Sinais Digitais (DSP) voltado para a aplicação em sistemas ópticos coerentes, para que a partir do conhecimento adquirido fosse possível realizar a descrição de hardware de blocos internos a um DSP que utiliza a tecnologia CMOS de 14 nm.Universidade Federal de Campina GrandeUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Estágio em Engenharia ElétricaBrPhotonicsSistemas ópticos coerentesProcessador digital de sinaisSimulador de sistemas coerentes ópticosInternship in Electrical EngineeringBrPhotonicsCoherent Optical SystemsDigital signal processorCoherent optical systems simulatorEstágio integrado na BrPhotonics.Internship integrated in BrPhotonics.2017-04-102021-07-14T16:53:46Z2021-07-142021-07-14T16:53:46Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037FORMIGA, Daniel Abrantes. Estágio integrado na BrPhotonics. 2017. 46f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGLICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/20037/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52ORIGINALDANIEL ABRANTES FORMIGA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2017.pdfDANIEL ABRANTES FORMIGA - RELATÓRIO DE ESTÁGIO ENG. ELÉTRICA 2017.pdfapplication/pdf1358816http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/20037/1/DANIEL+ABRANTES+FORMIGA+-+RELAT%C3%93RIO+DE+EST%C3%81GIO+ENG.+EL%C3%89TRICA+2017.pdf579a72c02aa749d686f8e2b1d1fd2770MD51riufcg/200372021-07-14 13:54:24.106oai:localhost:riufcg/20037Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512024-07-01T10:21:29.451847Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false |
dc.title.pt_BR.fl_str_mv |
Estágio integrado na BrPhotonics. |
dc.title.alternative.pt_BR.fl_str_mv |
Internship integrated in BrPhotonics. |
title |
Estágio integrado na BrPhotonics. |
spellingShingle |
Estágio integrado na BrPhotonics. FORMIGA, Daniel Abrantes. Engenharia Elétrica. Estágio em Engenharia Elétrica BrPhotonics Sistemas ópticos coerentes Processador digital de sinais Simulador de sistemas coerentes ópticos Internship in Electrical Engineering BrPhotonics Coherent Optical Systems Digital signal processor Coherent optical systems simulator |
title_short |
Estágio integrado na BrPhotonics. |
title_full |
Estágio integrado na BrPhotonics. |
title_fullStr |
Estágio integrado na BrPhotonics. |
title_full_unstemmed |
Estágio integrado na BrPhotonics. |
title_sort |
Estágio integrado na BrPhotonics. |
author |
FORMIGA, Daniel Abrantes. |
author_facet |
FORMIGA, Daniel Abrantes. |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
SILVA, Jaidilson Jó da. |
dc.contributor.advisor1ID.fl_str_mv |
SILVA, J. J. |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/9247322786251981 |
dc.contributor.referee1.fl_str_mv |
SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
dc.contributor.referee1ID.fl_str_mv |
SANTOS JÚNIOR, G. G. |
dc.contributor.authorID.fl_str_mv |
FORMIGA, D. A. |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/0113112487384993 |
dc.contributor.author.fl_str_mv |
FORMIGA, Daniel Abrantes. |
contributor_str_mv |
SILVA, Jaidilson Jó da. SANTOS JÚNIOR, Gutemberg Gonçalves dos. |
dc.subject.cnpq.fl_str_mv |
Engenharia Elétrica. |
topic |
Engenharia Elétrica. Estágio em Engenharia Elétrica BrPhotonics Sistemas ópticos coerentes Processador digital de sinais Simulador de sistemas coerentes ópticos Internship in Electrical Engineering BrPhotonics Coherent Optical Systems Digital signal processor Coherent optical systems simulator |
dc.subject.por.fl_str_mv |
Estágio em Engenharia Elétrica BrPhotonics Sistemas ópticos coerentes Processador digital de sinais Simulador de sistemas coerentes ópticos Internship in Electrical Engineering BrPhotonics Coherent Optical Systems Digital signal processor Coherent optical systems simulator |
description |
Neste relatório, descreve-se as atividades que foram realizadas durante o período de estágio integrado na área de Microeletrônica da BrPhotonics. O foco deste trabalho foi na compreensão do funcionamento de um Processador de Sinais Digitais (DSP) voltado para a aplicação em sistemas ópticos coerentes, para que a partir do conhecimento adquirido fosse possível realizar a descrição de hardware de blocos internos a um DSP que utiliza a tecnologia CMOS de 14 nm. |
publishDate |
2017 |
dc.date.issued.fl_str_mv |
2017-04-10 |
dc.date.accessioned.fl_str_mv |
2021-07-14T16:53:46Z |
dc.date.available.fl_str_mv |
2021-07-14 2021-07-14T16:53:46Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037 |
dc.identifier.citation.fl_str_mv |
FORMIGA, Daniel Abrantes. Estágio integrado na BrPhotonics. 2017. 46f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037 |
url |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037 |
identifier_str_mv |
FORMIGA, Daniel Abrantes. Estágio integrado na BrPhotonics. 2017. 46f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20037 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.publisher.initials.fl_str_mv |
UFCG |
dc.publisher.country.fl_str_mv |
Brasil |
dc.publisher.department.fl_str_mv |
Centro de Engenharia Elétrica e Informática - CEEI |
publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFCG instname:Universidade Federal de Campina Grande (UFCG) instacron:UFCG |
instname_str |
Universidade Federal de Campina Grande (UFCG) |
instacron_str |
UFCG |
institution |
UFCG |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
collection |
Biblioteca Digital de Teses e Dissertações da UFCG |
bitstream.url.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/20037/2/license.txt http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/20037/1/DANIEL+ABRANTES+FORMIGA+-+RELAT%C3%93RIO+DE+EST%C3%81GIO+ENG.+EL%C3%89TRICA+2017.pdf |
bitstream.checksum.fl_str_mv |
8a4605be74aa9ea9d79846c1fba20a33 579a72c02aa749d686f8e2b1d1fd2770 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG) |
repository.mail.fl_str_mv |
bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br |
_version_ |
1803396746527637504 |