Uma arquitetura autotestável para circuitos digitais baseada no algoritmo de Berlk Amp-Massey e em sistemas imunológicos artificiais.

• Autor(a) principal: SOUZA, Cleonilson Protásio de.
• Data de Publicação: 2005
• Tipo de documento: Tese
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
• Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/3192
• topic: Circuitos Digitais.; Testes de Circuitos.; Inteligência Artificial.; Digital Circuits.; Circuit Tests.; Artificial intelligence.; Engenharia Elétrica.

Atualmente, o custo de se testar um circuito integrado é estimado em aproximadamente 25% do custo total de sua produção e é previsto que, em 2015, esse custo atingirá 50%. Esse custo é relacionado diretamente aos custos do uso de equipamentos de teste automático. Tais equipamentos são extremamente caros e, com o avanço na tecnologia de fabricação de circuitos integrados e com o aumento da velocidade de operação desses, estão se tornando inexatos na detecção de circuitos falhos. Uma alternativa bastante promissora na redução de custos de teses e desenvolvimento de circuitos integrados autotestáveis que são rapidamente se tornando uma técnica de teste amplamente utilizada utilizada na indústria para testes de circuitos VLSI. Os principais componentes nessas arquiteturas autotestáveis são os geradores de testes e os analisadores de respostas que realizam a geração de testes e a análise das respostas de circuito a esses teses no próprio circuito a esses testes no próprio circuito integrado, respectivamente. O objetivo principal desta tese é apresentar um esquema completo de uma arquitetura autotestável propondo um noco esquema de um gerador de testes e de um analisador de respostas. O gerador de testes proposto é baseado principalmente no algorítimo de Berlekamp-Massey e em um processo de otimização baseado em algorítimo genético. Tal gerador é totalmente baseado na arquitetura de um registrador de deslocamento com realimentação linear (LFSR), da expressão em inglês, Linear Feedback Shift Register) e é capaz de gerar tanto testes determinísticos, que detectam as falhas de difícil detecção do circuito, quanto testes pseudo-aleatórios, que detectam as falhas restantes. No que se refere ao analisador de respostas proposto, propõe-se um esquema baseado no sistema imunológico humano. No projeto desse esquema é utilizado o algorítimo de seleção negativa inspirado nesse sistema. Tal processo de seleção negativa proporciona ao corpo a capacidade de discriminação entre células próprias e células estranhas a ele. Dessa inspiração, é proposto um analisador de respostas capaz de detectar se o primeiro circuito está com ou sem falha. Utilizando os métodos de desenvolvimento do gerador de testes e do analisador de respostas propostos, alguns resultados de simulações, que demostram a eficiências dos métodos, são mostrados utilizando-se os circuitos de verificação de desempenho nos padrões ISCAS85 e ISCAS89.