Design físico de um IP.

Detalhes bibliográficos
Autor(a) principal: MEDEIROS, João Lucas Peixoto.
Data de Publicação: 2018
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888
Resumo: O ciclo de projeto dos chips consiste em diferentes etapas consecutivas, desde a síntese de alto nível até a sua fabricação. O design físico é o processo de transformar uma descrição de circuito em layout físico, que descreve a posição das células e as rotas para as interconexões entre elas. Neste trabalho, será explicado em detalhes cada etapa do design físico, passando pelas etapas iniciais de planejamento, especificações, otimizações e verificação, e em seguida, resultados envolvendo a aplicação desse fluxo de projeto em um bloco digital.
id UFCG_988754449d5d7f097b38df243239daec
oai_identifier_str oai:localhost:riufcg/18888
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str 4851
spelling Design físico de um IP.Physical design of an IP.Design físico - chipsChipsFloorplanningPower planningCircuitos integrados digitaisImplementação física de IPsBack-endPhysical design - chipsDigital integrated circuitsPhysical implementation of IPsBackendEngenharia Elétrica.O ciclo de projeto dos chips consiste em diferentes etapas consecutivas, desde a síntese de alto nível até a sua fabricação. O design físico é o processo de transformar uma descrição de circuito em layout físico, que descreve a posição das células e as rotas para as interconexões entre elas. Neste trabalho, será explicado em detalhes cada etapa do design físico, passando pelas etapas iniciais de planejamento, especificações, otimizações e verificação, e em seguida, resultados envolvendo a aplicação desse fluxo de projeto em um bloco digital.The chip design cycle consists of different consecutive steps, from high-level synthesis to production. Physical design is the process of transforming a circuit description into the physical layout, which describes the position of the cells and the routes to the interconnections between them. In this work, each stage of the physical design will be explained in detail, going through the initial stages of planning, specifications, optimizations and verification, and then results involving the application of this design flow in a digital block.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIUFCGSANTOS JÚNIOR, Gutemberg Gonçalves dos.SANTOS JÚNIOR, G. Ghttp://lattes.cnpq.br/0204301941083935MORAIS, Marcos Ricardo Alcântara.MORAIS, M. R. A.MEDEIROS, João Lucas Peixoto.20182021-05-19T17:21:07Z2021-05-192021-05-19T17:21:07Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888MEDEIROS, João Lucas Peixoto. Design físico de um IP. 2018. 58f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2021-05-19T17:22:11Zoai:localhost:riufcg/18888Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512021-05-19T17:22:11Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.none.fl_str_mv Design físico de um IP.
Physical design of an IP.
title Design físico de um IP.
spellingShingle Design físico de um IP.
MEDEIROS, João Lucas Peixoto.
Design físico - chips
Chips
Floorplanning
Power planning
Circuitos integrados digitais
Implementação física de IPs
Back-end
Physical design - chips
Digital integrated circuits
Physical implementation of IPs
Backend
Engenharia Elétrica.
title_short Design físico de um IP.
title_full Design físico de um IP.
title_fullStr Design físico de um IP.
title_full_unstemmed Design físico de um IP.
title_sort Design físico de um IP.
author MEDEIROS, João Lucas Peixoto.
author_facet MEDEIROS, João Lucas Peixoto.
author_role author
dc.contributor.none.fl_str_mv SANTOS JÚNIOR, Gutemberg Gonçalves dos.
SANTOS JÚNIOR, G. G
http://lattes.cnpq.br/0204301941083935
MORAIS, Marcos Ricardo Alcântara.
MORAIS, M. R. A.
dc.contributor.author.fl_str_mv MEDEIROS, João Lucas Peixoto.
dc.subject.por.fl_str_mv Design físico - chips
Chips
Floorplanning
Power planning
Circuitos integrados digitais
Implementação física de IPs
Back-end
Physical design - chips
Digital integrated circuits
Physical implementation of IPs
Backend
Engenharia Elétrica.
topic Design físico - chips
Chips
Floorplanning
Power planning
Circuitos integrados digitais
Implementação física de IPs
Back-end
Physical design - chips
Digital integrated circuits
Physical implementation of IPs
Backend
Engenharia Elétrica.
description O ciclo de projeto dos chips consiste em diferentes etapas consecutivas, desde a síntese de alto nível até a sua fabricação. O design físico é o processo de transformar uma descrição de circuito em layout físico, que descreve a posição das células e as rotas para as interconexões entre elas. Neste trabalho, será explicado em detalhes cada etapa do design físico, passando pelas etapas iniciais de planejamento, especificações, otimizações e verificação, e em seguida, resultados envolvendo a aplicação desse fluxo de projeto em um bloco digital.
publishDate 2018
dc.date.none.fl_str_mv 2018
2021-05-19T17:21:07Z
2021-05-19
2021-05-19T17:21:07Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888
MEDEIROS, João Lucas Peixoto. Design físico de um IP. 2018. 58f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888
identifier_str_mv MEDEIROS, João Lucas Peixoto. Design físico de um IP. 2018. 58f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2018. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/18888
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
UFCG
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1809744491739873280

Registros relacionados