Scalable Web-Based FPGA Board simulator.

• Autor(a) principal: LIMA, Ícaro Dantas de Araújo.
• Data de Publicação: 2021
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: eng
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
• Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/24990
• topic: Simulador de placa FPGA; Código em systemverilog; Field-programable gate array - FPGA; Aprendizagem de HDLs; Linguagens de descrição de hardware - HDL; FPGA board simulator; Code in systemverilog; Field programmable gate array - FPGA; Learning HDLs; Hardware Description Languages - HDL; Ciência da Computação

Os métodos de aprendizagem de HDLs (linguagens de descrição de hardware) incluem principalmente a prática com placas reprogramáveis e simuladores. Os maiores obstáculos para o aprendizado são o custo dessas placas, a interface hostil desses simuladores e, às vezes, a tediosa configuração do ambiente, necessária até mesmo para executar uma única linha de código. Este trabalho apresenta um simulador de placa FPGA (field-programmable gate array) baseado em web. O sistema é composto por 2 componentes principais: um front-end e um back-end, seguindo uma arquitetura de micros-serviços. É possível escrever código em SystemVerilog e interagir com ele usando uma placa FPGA virtual, exigindo apenas um navegador e acesso à internet. As etapas envolvidas entre a submissão do código do usuário e a simulação, são duas conversões de código. Uma vez que essas conversões podem ser executadas em uma única tarefa, o sistema pode ser escalado horizontalmente. Graças aos eventos enviados pelo servidor e um emulador de console, o usuário pode ver tudo o que está acontecendo nessas tarefas em tempo real.