Relatório de estágio integrado.
Autor(a) principal: | |
---|---|
Data de Publicação: | 2017 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFCG |
Texto Completo: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036 |
Resumo: | Neste relatório são apresentadas as atividades desenvolvidas pelo aluno Danilo Barreto Cavalcanti no Laboratório de Instrumentação e Metrologia Científicas (LIMC), da Universidade Federal de Campina Grande (UFCG), para a concepção e implementação de um fluxo de projeto para projetos de microeletrônica digital. O fluxo começa de uma descrição em System Verilog, em seguida realiza síntese RTL e gera um leiaute equivalente. Também possui um ambiente para verificação integrado. |
id |
UFCG_c8f6d282dd459acdde0281796ad0a840 |
---|---|
oai_identifier_str |
oai:localhost:riufcg/20036 |
network_acronym_str |
UFCG |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
repository_id_str |
4851 |
spelling |
Relatório de estágio integrado.Integrated internship report.Estágio em Engenharia ElétricaMicroeletrônicaSystem VerilogInternship in Electrical EngineeringScientific Instrumentation and Metrology Laboratory - UFCGMicroelectronicsLaboratório de Instrumentação e Metrologia Científica - UFCGEngenharia Elétrica.Neste relatório são apresentadas as atividades desenvolvidas pelo aluno Danilo Barreto Cavalcanti no Laboratório de Instrumentação e Metrologia Científicas (LIMC), da Universidade Federal de Campina Grande (UFCG), para a concepção e implementação de um fluxo de projeto para projetos de microeletrônica digital. O fluxo começa de uma descrição em System Verilog, em seguida realiza síntese RTL e gera um leiaute equivalente. Também possui um ambiente para verificação integrado.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIUFCGGURJÃO, Edmar Candeia.GURJÃO, E. C.http://lattes.cnpq.br/9200464668550566VELOSO, Luciana Ribeiro.CAVALCANTI, Danilo Barreto.2017-032021-07-14T16:51:40Z2021-07-142021-07-14T16:51:40Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036CAVALCANTI, Danilo Barreto. Relatório de estágio integrado. 2017. 20f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2021-07-14T16:52:45Zoai:localhost:riufcg/20036Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512021-07-14T16:52:45Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false |
dc.title.none.fl_str_mv |
Relatório de estágio integrado. Integrated internship report. |
title |
Relatório de estágio integrado. |
spellingShingle |
Relatório de estágio integrado. CAVALCANTI, Danilo Barreto. Estágio em Engenharia Elétrica Microeletrônica System Verilog Internship in Electrical Engineering Scientific Instrumentation and Metrology Laboratory - UFCG Microelectronics Laboratório de Instrumentação e Metrologia Científica - UFCG Engenharia Elétrica. |
title_short |
Relatório de estágio integrado. |
title_full |
Relatório de estágio integrado. |
title_fullStr |
Relatório de estágio integrado. |
title_full_unstemmed |
Relatório de estágio integrado. |
title_sort |
Relatório de estágio integrado. |
author |
CAVALCANTI, Danilo Barreto. |
author_facet |
CAVALCANTI, Danilo Barreto. |
author_role |
author |
dc.contributor.none.fl_str_mv |
GURJÃO, Edmar Candeia. GURJÃO, E. C. http://lattes.cnpq.br/9200464668550566 VELOSO, Luciana Ribeiro. |
dc.contributor.author.fl_str_mv |
CAVALCANTI, Danilo Barreto. |
dc.subject.por.fl_str_mv |
Estágio em Engenharia Elétrica Microeletrônica System Verilog Internship in Electrical Engineering Scientific Instrumentation and Metrology Laboratory - UFCG Microelectronics Laboratório de Instrumentação e Metrologia Científica - UFCG Engenharia Elétrica. |
topic |
Estágio em Engenharia Elétrica Microeletrônica System Verilog Internship in Electrical Engineering Scientific Instrumentation and Metrology Laboratory - UFCG Microelectronics Laboratório de Instrumentação e Metrologia Científica - UFCG Engenharia Elétrica. |
description |
Neste relatório são apresentadas as atividades desenvolvidas pelo aluno Danilo Barreto Cavalcanti no Laboratório de Instrumentação e Metrologia Científicas (LIMC), da Universidade Federal de Campina Grande (UFCG), para a concepção e implementação de um fluxo de projeto para projetos de microeletrônica digital. O fluxo começa de uma descrição em System Verilog, em seguida realiza síntese RTL e gera um leiaute equivalente. Também possui um ambiente para verificação integrado. |
publishDate |
2017 |
dc.date.none.fl_str_mv |
2017-03 2021-07-14T16:51:40Z 2021-07-14 2021-07-14T16:51:40Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036 CAVALCANTI, Danilo Barreto. Relatório de estágio integrado. 2017. 20f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036 |
url |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036 |
identifier_str_mv |
CAVALCANTI, Danilo Barreto. Relatório de estágio integrado. 2017. 20f. (Relatório de Estágio Integrado) Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2017. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/20036 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI UFCG |
publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI UFCG |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFCG instname:Universidade Federal de Campina Grande (UFCG) instacron:UFCG |
instname_str |
Universidade Federal de Campina Grande (UFCG) |
instacron_str |
UFCG |
institution |
UFCG |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
collection |
Biblioteca Digital de Teses e Dissertações da UFCG |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG) |
repository.mail.fl_str_mv |
bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br |
_version_ |
1809744500295204864 |