Implementação em VHDL da RPU de IPNOSYS

Detalhes bibliográficos
Autor(a) principal: Oliveira Neto, José Dijon de
Data de Publicação: 2017
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
Texto Completo: https://repositorio.ufersa.edu.br/handle/prefix/5641
Resumo: Monografia
id UFER_2e8279038012fa5b4644865720a75a03
oai_identifier_str oai:repositorio.ufersa.edu.br:prefix/5641
network_acronym_str UFER
network_name_str Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
repository_id_str
spelling Implementação em VHDL da RPU de IPNOSYSArquitetura de computadoresMPSoCNoCIPNoSysVHDLComputer architectureCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOMonografiaThe advances in microelectronics enabled the incorporation of multiprocessor systems into a single chip, in order to obtain performance gains through the exploration of parallelism in several levels. IPNoSys is a multicore processor based network-on-chip architecture. The programming and simulation environment of this processor allows you to execute real applications, however, some results require the description and synthesis of the hardware. In view of the above, the present work aimed to present the design, implementation and testing, in VHDL, for the RPU component of IPNoSys. The methodology used involves the adoption of a style of development oriented to tests, which prioritizes the creation of test cases before implementation. Automated tests, containing synthetic and real (sequential and/or parallel) applications, were designed to verify the correct implementation of the internal components of the RPU and the 2D matrix of RPUs. The results presented by the simulations show gains in productivity, code quality, modularity and lower error propensity.Os avanços da microeletrônica possibilitaram incorporação de sistemas multiprocessados em um único chip, de modo a obter ganhos de desempenho através da exploração do paralelismo em diversos níveis. IPNoSys é um processador multicore com arquitetura baseada em redes-em-chip. O ambiente de programação e simulação deste processador permite executar aplicações reais, contudo, alguns resultados necessitam da descrição e síntese do harware. Diante do exposto, no presente trabalho buscou-se apresentar o projeto, implementação e testes, em VHDL, para o componente RPU de IPNoSys. A metodologia utilizada envolve a adoção de um estilo de desenvolvimento orientado a testes, que prioriza a criação de casos de teste antes da implementação. Testes automatizados, contendo aplicações sintéticas e reais (sequenciais e/ou paralelas), foram elaborados para verificar a correta implementação dos componentes internos da RPU e da matriz 2D de RPUs. Os resultados apresentados pelas simulações revelam ganhos em produtividade, qualidade de código, modularidade e menor propensão a erros.Trabalho não financiado por agência de fomento, ou autofinanciadoUniversidade Federal Rural do Semi-ÁridoBrasilCentro de Ciências Exatas e Naturais - CCENUFERSAAraújo, Sílvio Roberto Fernandes deCasillo, Leonardo AugustoNunes, Denis Freire LopesOliveira Neto, José Dijon de2020-11-26T21:01:21Z2020-11-262020-11-26T21:01:21Z2017-05-22info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfCitação com autor incluído no texto: Oliveira Neto (2017) Citação com autor não incluído no texto: (OLIVEIRA NETO, 2017)https://repositorio.ufersa.edu.br/handle/prefix/5641porOLIVEIRA NETO, José Dijon de. Implementação em VHDL da RPU de IPNOSYS. 2017. 209 f. Monografia (Graduação em Ciências da Computação).- Centro de Ciências Exatas e Naturais, Universidade Federal Rural do Semi-Àrido, Mossoró, 2017.CC-BY-SAinfo:eu-repo/semantics/openAccessreponame:Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)instname:Universidade Federal Rural do Semi-Árido (UFERSA)instacron:UFERSA2023-09-14T19:53:21Zoai:repositorio.ufersa.edu.br:prefix/5641Repositório Institucionalhttps://repositorio.ufersa.edu.br/PUBhttps://repositorio.ufersa.edu.br/server/oai/requestrepositorio@ufersa.edu.br || admrepositorio@ufersa.edu.bropendoar:2023-09-14T19:53:21Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU) - Universidade Federal Rural do Semi-Árido (UFERSA)false
dc.title.none.fl_str_mv Implementação em VHDL da RPU de IPNOSYS
title Implementação em VHDL da RPU de IPNOSYS
spellingShingle Implementação em VHDL da RPU de IPNOSYS
Oliveira Neto, José Dijon de
Arquitetura de computadores
MPSoC
NoC
IPNoSys
VHDL
Computer architecture
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Implementação em VHDL da RPU de IPNOSYS
title_full Implementação em VHDL da RPU de IPNOSYS
title_fullStr Implementação em VHDL da RPU de IPNOSYS
title_full_unstemmed Implementação em VHDL da RPU de IPNOSYS
title_sort Implementação em VHDL da RPU de IPNOSYS
author Oliveira Neto, José Dijon de
author_facet Oliveira Neto, José Dijon de
author_role author
dc.contributor.none.fl_str_mv Araújo, Sílvio Roberto Fernandes de
Casillo, Leonardo Augusto
Nunes, Denis Freire Lopes
dc.contributor.author.fl_str_mv Oliveira Neto, José Dijon de
dc.subject.por.fl_str_mv Arquitetura de computadores
MPSoC
NoC
IPNoSys
VHDL
Computer architecture
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic Arquitetura de computadores
MPSoC
NoC
IPNoSys
VHDL
Computer architecture
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Monografia
publishDate 2017
dc.date.none.fl_str_mv 2017-05-22
2020-11-26T21:01:21Z
2020-11-26
2020-11-26T21:01:21Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv Citação com autor incluído no texto: Oliveira Neto (2017) Citação com autor não incluído no texto: (OLIVEIRA NETO, 2017)
https://repositorio.ufersa.edu.br/handle/prefix/5641
identifier_str_mv Citação com autor incluído no texto: Oliveira Neto (2017) Citação com autor não incluído no texto: (OLIVEIRA NETO, 2017)
url https://repositorio.ufersa.edu.br/handle/prefix/5641
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv OLIVEIRA NETO, José Dijon de. Implementação em VHDL da RPU de IPNOSYS. 2017. 209 f. Monografia (Graduação em Ciências da Computação).- Centro de Ciências Exatas e Naturais, Universidade Federal Rural do Semi-Àrido, Mossoró, 2017.
dc.rights.driver.fl_str_mv CC-BY-SA
info:eu-repo/semantics/openAccess
rights_invalid_str_mv CC-BY-SA
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal Rural do Semi-Árido
Brasil
Centro de Ciências Exatas e Naturais - CCEN
UFERSA
publisher.none.fl_str_mv Universidade Federal Rural do Semi-Árido
Brasil
Centro de Ciências Exatas e Naturais - CCEN
UFERSA
dc.source.none.fl_str_mv reponame:Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
instname:Universidade Federal Rural do Semi-Árido (UFERSA)
instacron:UFERSA
instname_str Universidade Federal Rural do Semi-Árido (UFERSA)
instacron_str UFERSA
institution UFERSA
reponame_str Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
collection Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
repository.name.fl_str_mv Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU) - Universidade Federal Rural do Semi-Árido (UFERSA)
repository.mail.fl_str_mv repositorio@ufersa.edu.br || admrepositorio@ufersa.edu.br
_version_ 1809747440536911872

Registros relacionados