Projeto de arquitetura para processamento de imagens embarcadas em FGPA

Detalhes bibliográficos
Autor(a) principal: Almeida, Carlos Caetano de
Data de Publicação: 2023
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da Universidade Federal Fluminense (RIUFF)
Texto Completo: http://app.uff.br/riuff/handle/1/30836
Resumo: Este trabalho apresenta o projeto de uma arquitetura de algoritmo da convolução discreta de um neurônio artificial para o processamento digital de imagens, desenvolvido através de dispositivos de hardware programável, neste caso o FPGA, possibilitando sua integração em redes neurais de convolução com múltiplas camadas, visando sua aplicação na área de visão computacional. O processamento de imagens com a implementação em software pode acarretar elevado custo computacional de muitos algoritmos, podendo não atender às restrições de aplicações em tempo real, dessa forma, o uso de implementações em FPGA torna-se uma ferramenta atraente. Na área de visão computacional, a convolução 2D é um desses algoritmos. O uso de FPGA permite a adoção de execução concorrente para os algoritmos, por ser em hardware, possibilitando que as redes de convolução possam vir a ser adotadas em sistemas embarcados de visão computacional. Os resultados mostram que uma redução expressiva do tempo de processamento pode ser esperada em aplicações reais
id UFF-2_bea6a5e85023eda6618e9beeb10d0191
oai_identifier_str oai:app.uff.br:1/30836
network_acronym_str UFF-2
network_name_str Repositório Institucional da Universidade Federal Fluminense (RIUFF)
repository_id_str 2120
spelling Projeto de arquitetura para processamento de imagens embarcadas em FGPAFPGASistemas embarcadosProcessamento de imagensConvolução discretaProcessamento digital de imagemRede neuralVisão computacionalEmbedded systemsImage processingDiscrete convolutionEste trabalho apresenta o projeto de uma arquitetura de algoritmo da convolução discreta de um neurônio artificial para o processamento digital de imagens, desenvolvido através de dispositivos de hardware programável, neste caso o FPGA, possibilitando sua integração em redes neurais de convolução com múltiplas camadas, visando sua aplicação na área de visão computacional. O processamento de imagens com a implementação em software pode acarretar elevado custo computacional de muitos algoritmos, podendo não atender às restrições de aplicações em tempo real, dessa forma, o uso de implementações em FPGA torna-se uma ferramenta atraente. Na área de visão computacional, a convolução 2D é um desses algoritmos. O uso de FPGA permite a adoção de execução concorrente para os algoritmos, por ser em hardware, possibilitando que as redes de convolução possam vir a ser adotadas em sistemas embarcados de visão computacional. Os resultados mostram que uma redução expressiva do tempo de processamento pode ser esperada em aplicações reaisThis work presents the design of analgorithm architecture for the discrete convolution of an artificial neuron for digital image processing, developed through programm able hardware devices, in this case the FPGA, enablingits integration in convolution neural networks with multiple layers, aimingits application in the area of computer vision. Image processing with the implementation in software can lead to high computational cost of many algorithms, and may not meet the restrictions of real-time applications, thus, the use of FPGA implementations becomes an attractive tool. In thearea of computer vision, 2D convolution is one of these algorithms. The use of FPGA allows the adoption of concurrent execution for the algorithms, since it is in hardware, allowing the convolution networks to be adopted in computer vision embedded systems.The results show that a significant reduction in processing time can be expected in real applications155 p.Ferreira, Vinicius Corrêahttp://lattes.cnpq.br/6639786304788971Araújo, Adriel dos Santoshttp://lattes.cnpq.br/3719702001615130Almeida, Carlos Caetano de2023-10-18T16:41:06Z2023-10-18T16:41:06Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfALMEIDA, Carlos Caetano de. Projeto de arquitetura para processamento de imagens embarcadas em FGPA. 2020. 155 f. Trabalho de Conclusão de Curso (Graduação em Tecnologia em Sistemas de Computação) - Instituto de Computação, Universidade Federal Fluminense, Niterói, 2020.http://app.uff.br/riuff/handle/1/30836CC-BY-SAinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da Universidade Federal Fluminense (RIUFF)instname:Universidade Federal Fluminense (UFF)instacron:UFF2023-10-18T16:41:11Zoai:app.uff.br:1/30836Repositório InstitucionalPUBhttps://app.uff.br/oai/requestriuff@id.uff.bropendoar:21202024-08-19T11:18:47.729651Repositório Institucional da Universidade Federal Fluminense (RIUFF) - Universidade Federal Fluminense (UFF)false
dc.title.none.fl_str_mv Projeto de arquitetura para processamento de imagens embarcadas em FGPA
title Projeto de arquitetura para processamento de imagens embarcadas em FGPA
spellingShingle Projeto de arquitetura para processamento de imagens embarcadas em FGPA
Almeida, Carlos Caetano de
FPGA
Sistemas embarcados
Processamento de imagens
Convolução discreta
Processamento digital de imagem
Rede neural
Visão computacional
Embedded systems
Image processing
Discrete convolution
title_short Projeto de arquitetura para processamento de imagens embarcadas em FGPA
title_full Projeto de arquitetura para processamento de imagens embarcadas em FGPA
title_fullStr Projeto de arquitetura para processamento de imagens embarcadas em FGPA
title_full_unstemmed Projeto de arquitetura para processamento de imagens embarcadas em FGPA
title_sort Projeto de arquitetura para processamento de imagens embarcadas em FGPA
author Almeida, Carlos Caetano de
author_facet Almeida, Carlos Caetano de
author_role author
dc.contributor.none.fl_str_mv Ferreira, Vinicius Corrêa
http://lattes.cnpq.br/6639786304788971
Araújo, Adriel dos Santos
http://lattes.cnpq.br/3719702001615130
dc.contributor.author.fl_str_mv Almeida, Carlos Caetano de
dc.subject.por.fl_str_mv FPGA
Sistemas embarcados
Processamento de imagens
Convolução discreta
Processamento digital de imagem
Rede neural
Visão computacional
Embedded systems
Image processing
Discrete convolution
topic FPGA
Sistemas embarcados
Processamento de imagens
Convolução discreta
Processamento digital de imagem
Rede neural
Visão computacional
Embedded systems
Image processing
Discrete convolution
description Este trabalho apresenta o projeto de uma arquitetura de algoritmo da convolução discreta de um neurônio artificial para o processamento digital de imagens, desenvolvido através de dispositivos de hardware programável, neste caso o FPGA, possibilitando sua integração em redes neurais de convolução com múltiplas camadas, visando sua aplicação na área de visão computacional. O processamento de imagens com a implementação em software pode acarretar elevado custo computacional de muitos algoritmos, podendo não atender às restrições de aplicações em tempo real, dessa forma, o uso de implementações em FPGA torna-se uma ferramenta atraente. Na área de visão computacional, a convolução 2D é um desses algoritmos. O uso de FPGA permite a adoção de execução concorrente para os algoritmos, por ser em hardware, possibilitando que as redes de convolução possam vir a ser adotadas em sistemas embarcados de visão computacional. Os resultados mostram que uma redução expressiva do tempo de processamento pode ser esperada em aplicações reais
publishDate 2023
dc.date.none.fl_str_mv 2023-10-18T16:41:06Z
2023-10-18T16:41:06Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv ALMEIDA, Carlos Caetano de. Projeto de arquitetura para processamento de imagens embarcadas em FGPA. 2020. 155 f. Trabalho de Conclusão de Curso (Graduação em Tecnologia em Sistemas de Computação) - Instituto de Computação, Universidade Federal Fluminense, Niterói, 2020.
http://app.uff.br/riuff/handle/1/30836
identifier_str_mv ALMEIDA, Carlos Caetano de. Projeto de arquitetura para processamento de imagens embarcadas em FGPA. 2020. 155 f. Trabalho de Conclusão de Curso (Graduação em Tecnologia em Sistemas de Computação) - Instituto de Computação, Universidade Federal Fluminense, Niterói, 2020.
url http://app.uff.br/riuff/handle/1/30836
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv CC-BY-SA
info:eu-repo/semantics/openAccess
rights_invalid_str_mv CC-BY-SA
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da Universidade Federal Fluminense (RIUFF)
instname:Universidade Federal Fluminense (UFF)
instacron:UFF
instname_str Universidade Federal Fluminense (UFF)
instacron_str UFF
institution UFF
reponame_str Repositório Institucional da Universidade Federal Fluminense (RIUFF)
collection Repositório Institucional da Universidade Federal Fluminense (RIUFF)
repository.name.fl_str_mv Repositório Institucional da Universidade Federal Fluminense (RIUFF) - Universidade Federal Fluminense (UFF)
repository.mail.fl_str_mv riuff@id.uff.br
_version_ 1811823719996194816