| id |
UFMG_14fd577830be3a00e1d68753eaa9c51a
|
| oai_identifier_str |
oai:repositorio.ufmg.br:1843/JCES-AVPN9B
|
| network_acronym_str |
UFMG
|
| network_name_str |
Repositório Institucional da UFMG
|
| repository_id_str |
|
| reponame_str |
Repositório Institucional da UFMG
|
| instacron_str |
UFMG
|
| institution |
Universidade Federal de Minas Gerais (UFMG)
|
| instname_str |
Universidade Federal de Minas Gerais (UFMG)
|
| spelling |
Omar Paranaiba Vilela NetoJosé Augusto Miranda NacifLuiz Filipe Menezes VieiraSergio Vale Aguiar CamposLuiz Henrique Borges Sardinha2019-08-11T03:52:16Z2019-08-11T03:52:16Z2017-12-14http://hdl.handle.net/1843/JCES-AVPN9BNo campo de pesquisa pós-sílicio, o paradigma Autômatos Celulares com Pontos Quânticos (do inglês Quantum-dot Cellular Automata - QCA) surgiu como candidato para substituir os circuitos tradicionais CMOS. O QCA se baseia na transmissão de informações entre células tirando proveito de interações Coulombianas. Neste trabalho apresenta-se técnicas que tentam expandir e acelerar as possibilidades de validação de um circuito originalmente descrito usando a ferramenta QCADesigner. O circuito é dividido em várias partições menores independentes que podem ser verificadas por falhas comuns como malposição e falta sincronia. Essas mesmas fatias também podem ser arranjadas em fatias simuladas em paralelo. O processo de simulação apresentado é aproximadamente cinco vezes mais veloz que simulações comuns e permite a criação de um modelo onde proposições lógicas podem ser avaliadas. O uso completo desse processo espera reduzir drasticamente o tempo necessário para validação completa de um circuito.In beyond silicon research, Quantum-dot Cellular Automata (QCA) emerged as a can- didate for replacing the traditional CMOS logic circuits. QCA is a paradigm based on the exchange of information between cells that take advantage of Coulombs law. In this work, we present techniques that expand and accelerate the validation of de- signs created using QCADesigner simulator. The circuit is split into small independent regions which could be verified for common mistakes such as cell misplacements and synchronization issues. Those small circuits chops can also be arranged for parallel simulation allowing speed ups of approximately five times faster. The output from such devices can be used to build a model where logical prepositions could be evalua- ted. The entire process can vastly reduce the time for full circuitry validation and help adoption of the paradigm.Universidade Federal de Minas GeraisUFMGParalelizaçãoComputaçãoNanocomputaçãoAutômatos Celulares com Pontos Quânticos QCAVerificaçãoParalelizaçãoNanocomputaçãoAutômatos Celulares com Pontos QuânticosSimulaçãoQCASimulação paralela e verificação de circuitos de autômatos celulares com pontos quânticosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALluizhenriqueborgessardinha.pdfapplication/pdf3309122https://repositorio.ufmg.br/bitstream/1843/JCES-AVPN9B/1/luizhenriqueborgessardinha.pdf98b6b47c6ad9dc49a8c9774ea630d01aMD51TEXTluizhenriqueborgessardinha.pdf.txtluizhenriqueborgessardinha.pdf.txtExtracted texttext/plain89073https://repositorio.ufmg.br/bitstream/1843/JCES-AVPN9B/2/luizhenriqueborgessardinha.pdf.txt96d3b682891752c12f23df400bd06d22MD521843/JCES-AVPN9B2019-11-14 05:14:26.786oai:repositorio.ufmg.br:1843/JCES-AVPN9BRepositório InstitucionalPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T08:14:26Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
|
| _version_ |
1813547934712594432
|