| id |
UFMG_ccad9708e14f37c5e48461d861729812
|
| oai_identifier_str |
oai:repositorio.ufmg.br:1843/RVMR-8PHG73
|
| network_acronym_str |
UFMG
|
| network_name_str |
Repositório Institucional da UFMG
|
| repository_id_str |
|
| reponame_str |
Repositório Institucional da UFMG
|
| instacron_str |
UFMG
|
| institution |
Universidade Federal de Minas Gerais (UFMG)
|
| instname_str |
Universidade Federal de Minas Gerais (UFMG)
|
| spelling |
Claudionor Jose Nunes Coelho JuniorAntonio Otavio FernandesSergio Vale Aguiar CamposIvan Saraiva SilvaRicardo Augusto da Luz ReisGeorgia Penido Safe2019-08-10T20:39:41Z2019-08-10T20:39:41Z2011-12-02http://hdl.handle.net/1843/RVMR-8PHG73Verificação funcional é o principal gargalo na produtividade de empresas desenvolvedoras de chips. Como a verificação funcional é um problema NP-completo, ela depende de um grande número de heurísticas e seus parâmetros (resolvedores). Normalmente o número de resolvedores disponíveis excede em muito o poder de processamento disponível. Com o advento da programação paralela, a verificação funcional pode ser otimizada através da seleção dos n melhores resolvedores para rodar em paralelo, aumentando assim a chance de se alcançar o término da verificação. Este trabalho apresenta um modelo estatístico baseado em métricas estruturais para construir estimadores de tempo para os resolvedores, permitindo então a seleção dos melhores resolvedores. Esta metodologia considera tanto o tempo de execução estimado dos resolvedores quanto a correlação entre os mesmos. Resultados confirmaram que a metodologia pode ser um mecanismo muito rápido e eficaz para a seleção dos melhores resolvedores.Functional verification is the major design-phase bottleneck for silicon productivity. Since functional verification is an NP-complete problem, it relies on a large number of heuristics with associated parameters (engines). With the advent of parallel processing, formal verification can be optimized by selecting the best n engines to run in parallel, increasing the chance of reaching verification successful termination. In this work, we present an statistical model to build engine estimators based on structural metrics and to select n engines to run in parallel. The methodology considers both engines' estimated performance and engines' correlation. Results confirmed that the methodology can be a very quick selection mechanism for parallelization of engines in order to increase the chance of running the best engines to solve the problem.Universidade Federal de Minas GeraisUFMGComputaçãoProgramação paralela (Computação)Ciência da ComputaçãoUm modelo estatístico multivariado para prever o comportamento de heurísticas em verificação formalinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALgeorgiapenidosafe.pdfapplication/pdf2860205https://repositorio.ufmg.br/bitstream/1843/RVMR-8PHG73/1/georgiapenidosafe.pdf8d7284856078fce005c17e7e61b7d71fMD51TEXTgeorgiapenidosafe.pdf.txtgeorgiapenidosafe.pdf.txtExtracted texttext/plain183115https://repositorio.ufmg.br/bitstream/1843/RVMR-8PHG73/2/georgiapenidosafe.pdf.txt2604879f8b08a4ec97adf579fa95b49cMD521843/RVMR-8PHG732019-11-14 05:38:13.565oai:repositorio.ufmg.br:1843/RVMR-8PHG73Repositório InstitucionalPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T08:38:13Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
|
| _version_ |
1813547378805833728
|