Circuitos digitais combinacionais na lógica de múltiplos valores
Autor(a) principal: | |
---|---|
Data de Publicação: | 2008 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFMS |
Texto Completo: | https://repositorio.ufms.br/handle/123456789/644 |
Resumo: | Os circuitos digitais combinacionais são projetados na lógica de dois valores conhecida como Álgebra de Chaveamento, e dependendo da complexidade apresentam limitações, sendo algumas delas o consumo de energia e o tamanho dos circuitos gerado pelo número de trilhas, uma das alternativas para solucionar este problema é o uso da Lógica Multinível também conhecida como Lógica de Múltiplos Valores (MVL - Multi-valued logic). Na atualidade, existem diferentes Álgebras para Múltiplos Valores (MV - Multi-Valued), algumas delas apresentam completeza funcional, mas na maioria a síntese e a simplificação de circuitos lógicos são complexos, gerando isto longas funções MVL. O propósito desta pesquisa é propor uma Álgebra de MV com funcionalidade completa, que permita realizar a análise, a síntese e a simplificação de funções MVL dos circuitos digitais combinacionais. A Álgebra de MV proposta apresenta dois conjuntos universais de operadores lógicos, e permite a síntese de funções MVL na forma de Soma de Operações Produto Estendido (SOPE) e Produto de Operações Soma Estendida (POSE) de maneira análoga as formas SOP e POS da álgebra de Chaveamento. Nesta pesquisa também propõe-se métodos de simplificação de funções MVL e a extensão dos Mapas de Karnaugh, Método Quine McCluskey e Algoritmos Petrick para MVL. Para mostrar a funcionalidade da álgebra proposta projeta-se alguns circuitos lógicos com simulações em VHDL. Finalmente, são expostas algumas considerações sobre as idéias apresentadas nos capítulos componentes desta dissertação, além de serem apresentadas as conclusões provenientes desta pesquisa e alguns trabalhos futuros propostos a partir desta dissertação. |
id |
UFMS_da60035cf2aa3fe72e6998a870415cb4 |
---|---|
oai_identifier_str |
oai:repositorio.ufms.br:123456789/644 |
network_acronym_str |
UFMS |
network_name_str |
Repositório Institucional da UFMS |
repository_id_str |
2124 |
spelling |
2011-10-25T18:51:12Z2021-09-30T19:57:28Z2008https://repositorio.ufms.br/handle/123456789/644Os circuitos digitais combinacionais são projetados na lógica de dois valores conhecida como Álgebra de Chaveamento, e dependendo da complexidade apresentam limitações, sendo algumas delas o consumo de energia e o tamanho dos circuitos gerado pelo número de trilhas, uma das alternativas para solucionar este problema é o uso da Lógica Multinível também conhecida como Lógica de Múltiplos Valores (MVL - Multi-valued logic). Na atualidade, existem diferentes Álgebras para Múltiplos Valores (MV - Multi-Valued), algumas delas apresentam completeza funcional, mas na maioria a síntese e a simplificação de circuitos lógicos são complexos, gerando isto longas funções MVL. O propósito desta pesquisa é propor uma Álgebra de MV com funcionalidade completa, que permita realizar a análise, a síntese e a simplificação de funções MVL dos circuitos digitais combinacionais. A Álgebra de MV proposta apresenta dois conjuntos universais de operadores lógicos, e permite a síntese de funções MVL na forma de Soma de Operações Produto Estendido (SOPE) e Produto de Operações Soma Estendida (POSE) de maneira análoga as formas SOP e POS da álgebra de Chaveamento. Nesta pesquisa também propõe-se métodos de simplificação de funções MVL e a extensão dos Mapas de Karnaugh, Método Quine McCluskey e Algoritmos Petrick para MVL. Para mostrar a funcionalidade da álgebra proposta projeta-se alguns circuitos lógicos com simulações em VHDL. Finalmente, são expostas algumas considerações sobre as idéias apresentadas nos capítulos componentes desta dissertação, além de serem apresentadas as conclusões provenientes desta pesquisa e alguns trabalhos futuros propostos a partir desta dissertação.The combinational digital circuits are designed in binary logic known as Switching Algebra, and depending of the complexity have limitations, some of them are consumption of energy and the size of the circuits generated by the number of interconnections, one alternative to solve this problem is the use of Multilevel Logic also known as Multi-valued Logic (MVL). Currently, there are different Multi-Valued Algebras, some of them are completeness, but in most of them the synthesis and simplification of logic circuits are complex, generating long Multi-valued functions. The purpose of this research is to propose a Multi-valued Algebra with complete functionality, allowing conducting the analysis, synthesis and the simplification of Multi-valued functions of combinational digital circuits. The Multi-valued Algebra proposal presents two universal sets, logical operators, and enables the synthesis of Multi-valued circuit in the form of Sum of Product Extended operations (SOPE - Soma de Operações Produto Estendido) and Product of Sum Extended operations (POSE - Produto de Operações Soma Estendida) in a similar way of SOP and POS of Switching Algebra. This research also proposes some methods of simplification of MVL functions and extension of Karnaugh maps, Quine McCluskey Method and Petrick’s algorithms to MVL. To show the functionality of the proposed algebra, some logic circuits has been designed with simulations in VHDL. Finally, some considerations about the ideas presented in chapters components of this paper are exposed, in addition some future works from this paper are presented.porCircuitos DigitaisConsumo de Energia ElétricaCircuitos EletrônicosCircuitos digitais combinacionais na lógica de múltiplos valoresCombinational digital circuit in multi-valued logicinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisRomero, Milton Ernesto RomeroPeralta, Herbert Luqueinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFMSinstname:Universidade Federal de Mato Grosso do Sul (UFMS)instacron:UFMSTHUMBNAILHerbert Luque Peralta.pdf.jpgHerbert Luque Peralta.pdf.jpgGenerated Thumbnailimage/jpeg1212https://repositorio.ufms.br/bitstream/123456789/644/4/Herbert%20Luque%20Peralta.pdf.jpg8bc33ab53bd8ab4247d8eac0b3f674c5MD54TEXTHerbert Luque Peralta.pdf.txtHerbert Luque Peralta.pdf.txtExtracted texttext/plain126994https://repositorio.ufms.br/bitstream/123456789/644/3/Herbert%20Luque%20Peralta.pdf.txt4fd379a6cab32865449f02853ae61f75MD53ORIGINALHerbert Luque Peralta.pdfHerbert Luque Peralta.pdfapplication/pdf1751014https://repositorio.ufms.br/bitstream/123456789/644/1/Herbert%20Luque%20Peralta.pdf0513c6dc9a04bb2a3d2d411c1b3ec1e6MD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://repositorio.ufms.br/bitstream/123456789/644/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52123456789/6442021-09-30 15:57:28.478oai:repositorio.ufms.br:123456789/644Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttps://repositorio.ufms.br/oai/requestri.prograd@ufms.bropendoar:21242021-09-30T19:57:28Repositório Institucional da UFMS - Universidade Federal de Mato Grosso do Sul (UFMS)false |
dc.title.pt_BR.fl_str_mv |
Circuitos digitais combinacionais na lógica de múltiplos valores |
dc.title.alternative.pt_BR.fl_str_mv |
Combinational digital circuit in multi-valued logic |
title |
Circuitos digitais combinacionais na lógica de múltiplos valores |
spellingShingle |
Circuitos digitais combinacionais na lógica de múltiplos valores Peralta, Herbert Luque Circuitos Digitais Consumo de Energia Elétrica Circuitos Eletrônicos |
title_short |
Circuitos digitais combinacionais na lógica de múltiplos valores |
title_full |
Circuitos digitais combinacionais na lógica de múltiplos valores |
title_fullStr |
Circuitos digitais combinacionais na lógica de múltiplos valores |
title_full_unstemmed |
Circuitos digitais combinacionais na lógica de múltiplos valores |
title_sort |
Circuitos digitais combinacionais na lógica de múltiplos valores |
author |
Peralta, Herbert Luque |
author_facet |
Peralta, Herbert Luque |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
Romero, Milton Ernesto Romero |
dc.contributor.author.fl_str_mv |
Peralta, Herbert Luque |
contributor_str_mv |
Romero, Milton Ernesto Romero |
dc.subject.por.fl_str_mv |
Circuitos Digitais Consumo de Energia Elétrica Circuitos Eletrônicos |
topic |
Circuitos Digitais Consumo de Energia Elétrica Circuitos Eletrônicos |
description |
Os circuitos digitais combinacionais são projetados na lógica de dois valores conhecida como Álgebra de Chaveamento, e dependendo da complexidade apresentam limitações, sendo algumas delas o consumo de energia e o tamanho dos circuitos gerado pelo número de trilhas, uma das alternativas para solucionar este problema é o uso da Lógica Multinível também conhecida como Lógica de Múltiplos Valores (MVL - Multi-valued logic). Na atualidade, existem diferentes Álgebras para Múltiplos Valores (MV - Multi-Valued), algumas delas apresentam completeza funcional, mas na maioria a síntese e a simplificação de circuitos lógicos são complexos, gerando isto longas funções MVL. O propósito desta pesquisa é propor uma Álgebra de MV com funcionalidade completa, que permita realizar a análise, a síntese e a simplificação de funções MVL dos circuitos digitais combinacionais. A Álgebra de MV proposta apresenta dois conjuntos universais de operadores lógicos, e permite a síntese de funções MVL na forma de Soma de Operações Produto Estendido (SOPE) e Produto de Operações Soma Estendida (POSE) de maneira análoga as formas SOP e POS da álgebra de Chaveamento. Nesta pesquisa também propõe-se métodos de simplificação de funções MVL e a extensão dos Mapas de Karnaugh, Método Quine McCluskey e Algoritmos Petrick para MVL. Para mostrar a funcionalidade da álgebra proposta projeta-se alguns circuitos lógicos com simulações em VHDL. Finalmente, são expostas algumas considerações sobre as idéias apresentadas nos capítulos componentes desta dissertação, além de serem apresentadas as conclusões provenientes desta pesquisa e alguns trabalhos futuros propostos a partir desta dissertação. |
publishDate |
2008 |
dc.date.issued.fl_str_mv |
2008 |
dc.date.accessioned.fl_str_mv |
2011-10-25T18:51:12Z |
dc.date.available.fl_str_mv |
2021-09-30T19:57:28Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://repositorio.ufms.br/handle/123456789/644 |
url |
https://repositorio.ufms.br/handle/123456789/644 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFMS instname:Universidade Federal de Mato Grosso do Sul (UFMS) instacron:UFMS |
instname_str |
Universidade Federal de Mato Grosso do Sul (UFMS) |
instacron_str |
UFMS |
institution |
UFMS |
reponame_str |
Repositório Institucional da UFMS |
collection |
Repositório Institucional da UFMS |
bitstream.url.fl_str_mv |
https://repositorio.ufms.br/bitstream/123456789/644/4/Herbert%20Luque%20Peralta.pdf.jpg https://repositorio.ufms.br/bitstream/123456789/644/3/Herbert%20Luque%20Peralta.pdf.txt https://repositorio.ufms.br/bitstream/123456789/644/1/Herbert%20Luque%20Peralta.pdf https://repositorio.ufms.br/bitstream/123456789/644/2/license.txt |
bitstream.checksum.fl_str_mv |
8bc33ab53bd8ab4247d8eac0b3f674c5 4fd379a6cab32865449f02853ae61f75 0513c6dc9a04bb2a3d2d411c1b3ec1e6 8a4605be74aa9ea9d79846c1fba20a33 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFMS - Universidade Federal de Mato Grosso do Sul (UFMS) |
repository.mail.fl_str_mv |
ri.prograd@ufms.br |
_version_ |
1807552853842067456 |