Uma interface PCI para periféricos de alta velocidade

Detalhes bibliográficos
Autor(a) principal: de Lima Pereira, Adilson
Data de Publicação: 2003
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFPE
Texto Completo: https://repositorio.ufpe.br/handle/123456789/2471
Resumo: Peripheral Component Interconnect (PCI) é um protocolo de comunicação para dispositivos de alta velocidade que requerem uma alta vazão de dados (throughput), tais como, controladores de vídeo e de rede de computadores. O protocolo PCI é um protocolo síncrono e possui várias versões com diferentes larguras de barramento e freqüência. Esta dissertação, em particular, trata da implementação do protocolo PCI para dispositivos do tipo escravos targets, versão 2.2, com 32 bits de dados e endereços multiplexados, a 33 MHz, e uma vazão de 132 MB/s. O protocolo foi implementado em VHDL 93, com a funcionalidade validada através de testbenches. O core PCI foi implementado, visando sua validação, na plataforma de prototipação HOT I, da Virtual Computer Corporation, em um FPGA Xilinx, componente XC4013E-PQ240. Um conjunto de rotinas utilizando interrupções da BIOS e device drivers foram desenvolvidas para dar suporte a futuros testes de implementação do core PCI na plataforma HOT I. Um estudo de caso, visando validar a funcionalidade do core PCI foi desenvolvido. Esta aplicação simula o acesso ao banco de memória da plataforma HOT I
id UFPE_d4d1e25295cc30fad434c4d6d3ba4afc
oai_identifier_str oai:repositorio.ufpe.br:123456789/2471
network_acronym_str UFPE
network_name_str Repositório Institucional da UFPE
repository_id_str 2221
spelling de Lima Pereira, AdilsonEusébio de Lima, Manoel 2014-06-12T15:58:30Z2014-06-12T15:58:30Z2003de Lima Pereira, Adilson; Eusébio de Lima, Manoel. Uma interface PCI para periféricos de alta velocidade. 2003. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2003.https://repositorio.ufpe.br/handle/123456789/2471Peripheral Component Interconnect (PCI) é um protocolo de comunicação para dispositivos de alta velocidade que requerem uma alta vazão de dados (throughput), tais como, controladores de vídeo e de rede de computadores. O protocolo PCI é um protocolo síncrono e possui várias versões com diferentes larguras de barramento e freqüência. Esta dissertação, em particular, trata da implementação do protocolo PCI para dispositivos do tipo escravos targets, versão 2.2, com 32 bits de dados e endereços multiplexados, a 33 MHz, e uma vazão de 132 MB/s. O protocolo foi implementado em VHDL 93, com a funcionalidade validada através de testbenches. O core PCI foi implementado, visando sua validação, na plataforma de prototipação HOT I, da Virtual Computer Corporation, em um FPGA Xilinx, componente XC4013E-PQ240. Um conjunto de rotinas utilizando interrupções da BIOS e device drivers foram desenvolvidas para dar suporte a futuros testes de implementação do core PCI na plataforma HOT I. Um estudo de caso, visando validar a funcionalidade do core PCI foi desenvolvido. Esta aplicação simula o acesso ao banco de memória da plataforma HOT IporUniversidade Federal de PernambucoAttribution-NonCommercial-NoDerivs 3.0 Brazilhttp://creativecommons.org/licenses/by-nc-nd/3.0/br/info:eu-repo/semantics/openAccessDispositivos lógicos programáveis, FPGAUma interface PCI para periféricos de alta velocidadeinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFPEinstname:Universidade Federal de Pernambuco (UFPE)instacron:UFPETHUMBNAILarquivo4637_1.pdf.jpgarquivo4637_1.pdf.jpgGenerated Thumbnailimage/jpeg1360https://repositorio.ufpe.br/bitstream/123456789/2471/4/arquivo4637_1.pdf.jpg83caf9201764d3151c50961e91cc29e0MD54ORIGINALarquivo4637_1.pdfapplication/pdf4056811https://repositorio.ufpe.br/bitstream/123456789/2471/1/arquivo4637_1.pdf63844ea80772500978509769749721a9MD51LICENSElicense.txttext/plain1748https://repositorio.ufpe.br/bitstream/123456789/2471/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52TEXTarquivo4637_1.pdf.txtarquivo4637_1.pdf.txtExtracted texttext/plain280448https://repositorio.ufpe.br/bitstream/123456789/2471/3/arquivo4637_1.pdf.txt00f7e910d510c90f1444a5d5e66a55e8MD53123456789/24712019-10-25 12:29:50.185oai:repositorio.ufpe.br:123456789/2471Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttps://repositorio.ufpe.br/oai/requestattena@ufpe.bropendoar:22212019-10-25T15:29:50Repositório Institucional da UFPE - Universidade Federal de Pernambuco (UFPE)false
dc.title.pt_BR.fl_str_mv Uma interface PCI para periféricos de alta velocidade
title Uma interface PCI para periféricos de alta velocidade
spellingShingle Uma interface PCI para periféricos de alta velocidade
de Lima Pereira, Adilson
Dispositivos lógicos programáveis, FPGA
title_short Uma interface PCI para periféricos de alta velocidade
title_full Uma interface PCI para periféricos de alta velocidade
title_fullStr Uma interface PCI para periféricos de alta velocidade
title_full_unstemmed Uma interface PCI para periféricos de alta velocidade
title_sort Uma interface PCI para periféricos de alta velocidade
author de Lima Pereira, Adilson
author_facet de Lima Pereira, Adilson
author_role author
dc.contributor.author.fl_str_mv de Lima Pereira, Adilson
dc.contributor.advisor1.fl_str_mv Eusébio de Lima, Manoel
contributor_str_mv Eusébio de Lima, Manoel
dc.subject.por.fl_str_mv Dispositivos lógicos programáveis, FPGA
topic Dispositivos lógicos programáveis, FPGA
description Peripheral Component Interconnect (PCI) é um protocolo de comunicação para dispositivos de alta velocidade que requerem uma alta vazão de dados (throughput), tais como, controladores de vídeo e de rede de computadores. O protocolo PCI é um protocolo síncrono e possui várias versões com diferentes larguras de barramento e freqüência. Esta dissertação, em particular, trata da implementação do protocolo PCI para dispositivos do tipo escravos targets, versão 2.2, com 32 bits de dados e endereços multiplexados, a 33 MHz, e uma vazão de 132 MB/s. O protocolo foi implementado em VHDL 93, com a funcionalidade validada através de testbenches. O core PCI foi implementado, visando sua validação, na plataforma de prototipação HOT I, da Virtual Computer Corporation, em um FPGA Xilinx, componente XC4013E-PQ240. Um conjunto de rotinas utilizando interrupções da BIOS e device drivers foram desenvolvidas para dar suporte a futuros testes de implementação do core PCI na plataforma HOT I. Um estudo de caso, visando validar a funcionalidade do core PCI foi desenvolvido. Esta aplicação simula o acesso ao banco de memória da plataforma HOT I
publishDate 2003
dc.date.issued.fl_str_mv 2003
dc.date.accessioned.fl_str_mv 2014-06-12T15:58:30Z
dc.date.available.fl_str_mv 2014-06-12T15:58:30Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv de Lima Pereira, Adilson; Eusébio de Lima, Manoel. Uma interface PCI para periféricos de alta velocidade. 2003. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2003.
dc.identifier.uri.fl_str_mv https://repositorio.ufpe.br/handle/123456789/2471
identifier_str_mv de Lima Pereira, Adilson; Eusébio de Lima, Manoel. Uma interface PCI para periféricos de alta velocidade. 2003. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2003.
url https://repositorio.ufpe.br/handle/123456789/2471
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Pernambuco
publisher.none.fl_str_mv Universidade Federal de Pernambuco
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPE
instname:Universidade Federal de Pernambuco (UFPE)
instacron:UFPE
instname_str Universidade Federal de Pernambuco (UFPE)
instacron_str UFPE
institution UFPE
reponame_str Repositório Institucional da UFPE
collection Repositório Institucional da UFPE
bitstream.url.fl_str_mv https://repositorio.ufpe.br/bitstream/123456789/2471/4/arquivo4637_1.pdf.jpg
https://repositorio.ufpe.br/bitstream/123456789/2471/1/arquivo4637_1.pdf
https://repositorio.ufpe.br/bitstream/123456789/2471/2/license.txt
https://repositorio.ufpe.br/bitstream/123456789/2471/3/arquivo4637_1.pdf.txt
bitstream.checksum.fl_str_mv 83caf9201764d3151c50961e91cc29e0
63844ea80772500978509769749721a9
8a4605be74aa9ea9d79846c1fba20a33
00f7e910d510c90f1444a5d5e66a55e8
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPE - Universidade Federal de Pernambuco (UFPE)
repository.mail.fl_str_mv attena@ufpe.br
_version_ 1802310744826445824